• AI글쓰기 2.1 업데이트
  • 통합검색(420)
  • 리포트(415)
  • 논문(2)
  • 자기소개서(1)
  • 시험자료(1)
  • 표지/속지(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

플립플롭의 기능 d latch sr flip flop 쉬프터 레지스터 전전설2 T Flip Flop vivado FPGA latch 에지트리거
판매자 표지는 다운로드시 포함되지 않습니다.

"실험3 latch" 검색결과 61-80 / 420건

  • 자료 표지
    11. 카운터 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]
    *******이름***1. 실습을 위한 이론적 배경:실험에서 사용하는 74HC73 칩은 dual JK Flip Flop 으로 이루어져 있으며 CLK 단자 앞의 inverter 때문 ... 있다.다음은 8진 동기 카운터에 대해 확인해보자.8진 동기 카운터는 3개의 JK Flip Flop 을 이용하여 입력 클컥 신호가 모든 Flip Flop 의 클럭 입력 신호 ... 1 신호가 High 일 때에만 동작하고 3번째 Flip Flop 은 Q1 과 Q2 신호가 동시에 High 일 때에만 동작한다.8진 동기 카운터도 마찬가지로 분주회로로도 사용 가능
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,000원 | 등록일 2022.11.16 | 수정일 2023.01.03
    다운로드 장바구니
  • 자료 표지
    전자공학 실험 latch 결과 보고서
    실험3 latch실험1RSQ*************00표-1 기본적인 RS latch 의 진리표 (NOR gate 이용)여기서 R=0 S=0 은 Hold OUT put에 효과 ... 를 가진다는 것을 알수 있다Not RNot SNot QNot Q01100011100111010110표-2 NAND gate 이용한 Rs-latch실험 1을 하면서 궁금했던 점은 1,1 ... 을 것 같다실험 2RSEnableQNot Q0000100101010010111011100110011011010010표-3 Enable이 있는 RS-latcg 의 진리표Enable
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2018.06.07
    다운로드 장바구니
  • 자료 표지
    논리회로실험 예비보고서6
    ->10000->11010->10110->111x000x011-실험4) J-K Latch with Enable① 74HC00(Nand gate)과 74HC10(Triple 3-input ... Preset4. 실험절차 및 예상결과-실험1) R-S Latch with Enable① 74HC00(Nand gate)를 이용하여 위와 같은 회로를 구성한다.② 아래표의 왼쪽 부분 ... 과 같은 입력을 가하고 출력을 확인한다.·예상결과 : 실험1은 Nand gate를 이용하여 Enable소자를 가지는 R-S Latch 회로를 구성해보고 그 결과를 확인해보는 실험이
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,500원 | 등록일 2020.09.18
    다운로드 장바구니
  • 자료 표지
    충북대학교 전자공학부 기초회로실험II 예비보고서 실험 15. 플립플롭의 기능
    는 latch, pulse transition에서 작동할 때는 register라 한다.(3) JK Flip FlopJK Flip Flop은 RS Flip Flop과 유사하다. 단, JK ... counter로서의 역할을 한다. 별도의 IC화되어 있지 않으므로 다른 Flip Flop을 연결하여 사용하다.3. 예비 과제(1) Latch 회로와 flip flop 회로를 비교 ... 예비보고서실험 15. 플립플롭의 기능과목명기초회로실험 II학과전자공학과1. 목적(1) 래치 회로의 기능을 이해하고 R-S 플립플롭의 구조와 동작원리를 이해한다.(2) D, JK
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 2,000원 | 등록일 2020.09.19
    다운로드 장바구니
  • 자료 표지
    [중앙대 아날로그및디지털회로설계실습] 설계실습8 (래치와 플립플롭) 결과보고서
    실습 8. 래치와 플립플롭 결과보고서201xxxxx 홍길동6조 : 홍길동 xxx xxx실험날짜 : 20191031제출날짜 : 20191107요약 : 이번실습에서는 RS latch ... 의 입력 펄스파를 동시에 인가해줄 수 없기 때문에 실제 실험을 통해 확인해 볼 수는 없었다.3. 결론 ... 와 RS flip-flop 회로를 구성해보고 입력에 따른 출력을 확인해봤다. RS latch를 NAND gate(74HC00)을 이용해 구성했고 정상 동작함을 확인했다. RS
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2020.08.11 | 수정일 2021.04.24
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 레포트 6주차
    는다.2-3) JK flip-flop그림 SEQ 그림 \* ARABIC 10. Master/slave JK flip-flop 회로SR latch에서 S=R=1일 때 발생하는 문제 ... 6에서도 관찰할 수 있었는데, 따라서 T=0인 경우에만 D의 값이 Q로 전달된다. D latch에서 C의 역할을 T가 하는 것을 알 수 있는데, 실험에서는 inv를 달아 주 ... -dedic IBUF사진을 첨부하였다. 이후 실험에서는 IBUFG를 사용하였으며, 정확한 결과를 확인하였다.STEP13) CLR이 LOW인 상에서 표 3과 같이 J, K 입력을 조합하며 표
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 - 실험 6. Flip-flops and Shift Registers 예비 보고서
    latch, gated D latch의 동작 원리를 이해한다.3) D flip-flop, JK flip-flop의 동작 원리를 이해한다.4) Shift register의 동작 원리 ... (Latch) : 클럭 신호의 특정 값에서 입력이 출력에 반영됨② 플립플롭 (Flip-flop) : 클럭 신호의 엣지에서만 입력이 출력에 반영됨3) SR latchS=R=0인 경우 ... latchGated SR latch의 S와 R을 각각 D와{bar{D}}으로 바꾼 회로이다. 회로도는 [그림 7]과 같으며 [표 3] 에 특성표를 나타내었다. 클럭 신호가 0인 경우
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24
    다운로드 장바구니
  • 자료 표지
    기초전자회로실험1 12주차_RS Flip-Flop과 D Flip-Flop 예렙
    8. RS Flip-Flop 과 D Flip-Flop 실험 목표 - 동기식과 비동기식 Flip-Flop 의 기본개념과 동작원리를 이해할 수 있다 . -RS Latch,RS ... 상태와 관계없이 D 의 입력이 지연되어 그대로 전달된다 . RS Latch 입력값 PSPICE 실험값 S R Q Q BAR Q Q BAR MODE 0 0 이전상태 이전상태 0 ... Flip-Flop 와 D Flip-Flop 의 차이점을 이해하고 각 Flip-Flop 의 특징을 설명할 수 있다 . 관련 이론 1.RS Latch RS Latch 는 R(Reset,0
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2020.10.07 | 수정일 2022.03.28
    다운로드 장바구니
  • 자료 표지
    4주차-실험15 예비 - 플립플롭의 기능
    는 법을 알지 못하여서 D/CLK 값이 0/0, 1/0일 때의 시뮬레이션 값에 오류가 생겼습니다. 하지만 실험 3과 마찬가지로 실제로 실험을 할 때는 Q값을 고려하여 실험을 한다면 ... 2015년도 제2학기기초회로실험Ⅱ기초회로실험Ⅱ실험15. 플립플롭의 기능담당교수 : 교수님학 부 : 전자공학부학 번 :이 름 :실 험 조 :제 출 일 : 2015. 09. 23실험 ... 제목 : 플립플롭의 기능실험목적 : (1) 래치 회로의 기능을 이해하고 R-S 플립플롭의 구조와 동작원리를 이해한다.(2) D, JK 플립플롭의 동작을 이해한다.실험준비물(1
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,500원 | 등록일 2020.10.02
    다운로드 장바구니
  • 자료 표지
    디지털논리회로실험(Verilog HDL) - SR Latch, Level-Sensitive D-latch, D Flip-Flop
    functional and timing simulation.(3) CodeFigure 1에 나타난 회로를 그대로 구현.? 실험결과(1) Simulation(2) RTL Viewer2.2 D ... -latch? 실험목적 : Level-Sensitive D-latch를 Behavior 방식으로 구현할 수 있다.? 실험내용(1) SummaryFigure 4 shows the ... to verify its correct operation.(3) CodeFigure 5에 구현된 회로를 그대로 구현. D_latch의 코드는 part2에서 구현된 것과 동일
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29
    다운로드 장바구니
  • 자료 표지
    아주대학교 논리회로실험 실험7 결과보고서
    Latch with Enable (Gate 이용)8×3 Priority 의 회로도결선도- 진리표- 분석이번 실험은J-K Latch with Enable을 확인해보는 실험이었다. 플립 ... Register -1. 실험 결과실험 11) 6bit Shift Right RegisterR-S Latch with Enable결선도S=0, R=1, C=1S=1, R=0, C=1- 진리표 ... - 분석이번 실험은 R-S Latch with Enable을 확인해보는 실험이다. 첫 번째 사진은 S=0, R=1, C=1 일 때 Q(t)= 0 : Reset 의 결과를 확인했고 두
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20
    다운로드 장바구니
  • 자료 표지
    [기초전자회로실험2] "D latch and D flip-flop / J-K flip-flop" 결과보고서
    1Result report Electronic Engineering기초전자회로실험D latch and D flip-flop / J-K flip-flop자료는 실제 실험을 바탕 ... 으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목① D latch and D ... flip-flop② J-K flip-flop2. 실험사진D flip-flop [그림 15-7]J-K flip-flop [그림 17-2(b)]3. 실험결과D flip-flop [그림
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2019.03.25 | 수정일 2019.04.01
    다운로드 장바구니
  • 자료 표지
    RS-Latch와 D-Latch
    001101001101110110012. enable이 있는 RS latch⇒ 첫 번째 실험과 두 번째 실험의 결과 값에 차이가 있다. 이전 값을 기억하는데에 차이가 있기 때문일 것이다.① NOR(7402 ... RS-Latch 및 D-LatchA. 목적- RS latch 및 D latch의 동작 및 그 특성을 알아본다.B. 이론· LatchLatch는 플립플롭의 한 종류이며, 한 비트 ... 고, 입력신호와 별도의 제어 입력이 같이 있다. 이 신호가 존재하는 래치를 게이트-래치(gated latch)이라고 한다. E 신호가 없을 경우는 입력의 상태가 바로 반영된다. E
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2019.06.25 | 수정일 2021.06.28
    다운로드 장바구니
  • 자료 표지
    latch 회로 실험레포트
    를 구성하시오.각 IC의 14번핀:+5V각 IC의 7번핀:GND2. S, R의 상태를 다음의 표와 같이 변화시키며, 출력 상태를 기록하시오.pspice값latch 실험-#3실험순서1 ... REPORT제목 : latch 회로수강과목 : 기초전자실험21.실험목적-순차논리회로의 개념이 무엇인지 이해한다.-latch회로의 동작원리에 대해 이해하고 실험을 통해 확인한다. ... 어도 안바뀜S-R flip flopS-R 래치회로와 동일한 논리회로*edge triggered S-R flip flop : 에지트리거에 의해 동작하는 SR flip flop3.실험
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2018.11.02
    다운로드 장바구니
  • 자료 표지
    [기초전자회로실험1] "D latch and D flip-flop, J-K flip-flop" 예비보고서
    1Preliminary report Electronic Engineering기초전자회로실험1D latch and D flip-flopJ-K flip-flop자료는 실제 실험 ... 을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목① D latch and D ... flip-flop② J-K flip-flop2. 실험목적D latch and D flip-flop① Study to construct D latch with NAND gates
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2019.03.20 | 수정일 2019.03.29
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전전설2 5주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)
    이 름목 차1. Introduction (실험에 대한 소개)‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3가. Purpose of this Lab ... ) DecoderN비트의 바이너리 값을 2^N가지의 신호 중의 하나로 출력하는 로직이다. Encoder의 반대 로직이다.추가적으로 이번 실험에서 만드는 3x8 Decoder의 진리표 ... SE(2) Xilinx ISE를 구동하기 위한 컴퓨터 or 노트북3. Reference (참고 문헌) Hyperlink \l "본문1" [1] latch- HYPERLINK
    Non-Ai HUMAN
    | 리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기설계2(전전설2) 5주차 결과보고서
    2019년 전자전기컴퓨터설계실험25주차 실험보고서1. 실습1 2:4 디코더 설계실습1에서는 2:4 디코더를 디자인하는 것이 목표이다.코드는 다음과 같이 case 문을 통해 작성 ... 는 4번 LED에 불이 들어왔고 (0,1)이ㄹㆍ는 입력이 있었을 때에는 3번 LED에, (1,0)이라는 입력이 있었을 때에는 2번 LED에 불이 들어왔으며 (1,1)이라는 입력이 있 ... )이면 2번 LED만 출력되고, 마지막으로 (0,0,0,1)이 입력되면 어떤 LED도 출력되지 않는다.3. 실습3 4:2 인코더 case문으로 설계실습3에서는 4:2 인코더
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 1,500원 | 등록일 2019.10.13
    다운로드 장바구니
  • 자료 표지
    고려대 디지털시스템실험 Latch 와 Flip-Flop
    하는 회로이다. 회로 구성은 아래그림과 같다.실험방법1. SR Latch 구성.2. D Flip-Flop 구성3. JK Flip-Flop 구성4. BCD Ripple ... : 2014170951실험제목Latch 와 Flip-Flop실험목표1. SR Latch 설계2. SR Latch 를 이용하여 D-Type Positive-Edge-Triggered Flip-Flop ... 지식1. LatchLatch 회로란 기억회로로. 입력에 따라 출력이 변화를 갖는다.이번 실험에서는 SR Latch를 다룬다.S 는 set R 은 reset을 의미하며 회로의 진리표
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2018.10.14
    다운로드 장바구니
  • 자료 표지
    플리플롭 결과보고서
    회로실험(1)플립 플롭대학학과담당교수학번/이름실험 일시2019.05.151. 실험 제목2. 목적 및 목표3. 관련 이론4. 실험 과정5. 실험 결과6. 분석 및 결론1. 실험 ... 제목플립 플롭2. 목적 및 목표브래드 보드에 회로를 구성하고 오실로스코프, 함수발생기를 사용하여 플립플롭의 동작을 알아보자!!3. 관련 이론4. 실험 과정그림1과 같이 NAND ... +50+5001.56mV4.9615V+5+5+5+5500Hz500Hz6. 분석 및 결론이번 실험은 논리회로 시간에 배웠던 SR latch와 JK Flip-Flop이 어떻게 진행
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2019.09.23 | 수정일 2019.09.24
    다운로드 장바구니
  • 자료 표지
    아주대학교 논리회로실험 실험6 예비보고서
    가 있을 때 RS와 같은 결과를 보인다는 것을 알 수 있다.3. 실험 부품4. 실험 방법 및 결과 예상실험 1R-S Latch with enable회로를 위와 같이 구성하고 실험 ... & Encoder -1. 실험목적디코딩(decoding)과 인코딩(encoding)의 코드변환 동작에 관해 실험하고 그 동작원리를 이해한다.2. 이론1) latch : 시간적으로 변화 ... 는 클럭신호가 들어오지 않아 회로가 작동을 하지 않아 이전값을 출려할 것이다.실험 2D Latch with enable(Gate 이용)회로를 위와 같이 구성하고 실험을 한다.이 회로
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,500원 | 등록일 2019.02.20
    다운로드 장바구니
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 20일 목요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
10:34 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기