RS-Latch와 D-Latch
- 최초 등록일
- 2019.06.25
- 최종 저작일
- 2018.11
- 5페이지/ 한컴오피스
- 가격 1,000원
* 본 문서(hwp)가 작성된 한글 프로그램 버전보다 낮은 한글 프로그램에서 열람할 경우 문서가 올바르게 표시되지 않을 수 있습니다.
이 경우에는 최신패치가 되어 있는 2010 이상 버전이나 한글뷰어에서 확인해 주시기 바랍니다.
소개글
"RS-Latch와 D-Latch"에 대한 내용입니다.
목차
A. 목적
B. 이론
C. 실험 방법
1. RS latch
2. enable이 있는 RS latch
3. D latch
4. 1 chip D latch
5. D flip-flop
본문내용
A. 목적
- RS latch 및 D latch의 동작 및 그 특성을 알아본다.
B. 이론
· Latch
Latch는 플립플롭의 한 종류이며, 한 비트의 정보를 데이터가 바뀌기 전까지 계속 유지하는 회로이다. 따라서 출력 Q을 0 또는 1로 상태전이가 필요하다. 래치 종류에 따라 입력은 한개 또는 두개를 사용한다. 논리 회로 시스템 설계에서 경우에 따라 래치의 입력을 반영할 시점을 조절할 필요가 있다. 즉, 입력 신호가 들어와도 입력 시기를 조절하여 Q의 상태변화가 없도록 하는 제어 신호가 있고, 이것으로 입력을 무시하거나 또는 출력에 반영할 수 있다. 이때 사용하는 신호가 게이트(gate, 또는 enable) 이다. 표시는 E(enable, E, EN, G 등으로 표시)로 하고, 입력신호와 별도의 제어 입력이 같이 있다. 이 신호가 존재하는 래치를 게이트-래치(gated latch)이라고 한다. E 신호가 없을 경우는 입력의 상태가 바로 반영된다. E 신호가 없을 경우는 Q의 상태변화를 위해, 입력 중 어떤 S-R 입력은 상태변화를 유도하고 어떤 입력은 이전의 상태가 계속 유지된다.
참고 자료
없음