• AI글쓰기 2.1 업데이트
  • 통합검색(420)
  • 리포트(415)
  • 논문(2)
  • 자기소개서(1)
  • 시험자료(1)
  • 표지/속지(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

플립플롭의 기능 d latch sr flip flop 쉬프터 레지스터 전전설2 T Flip Flop vivado FPGA latch 에지트리거
판매자 표지는 다운로드시 포함되지 않습니다.

"실험3 latch" 검색결과 141-160 / 420건

  • 자료 표지
    아주대 논리회로실험 프로젝트 FPGA로 Stop Watch 만들기
    )를 이용하여 확장보드로써 브레드보드에 연결하여 실험을 진행한다.3) JP2 핀의 구성4) 플랫케이블에서 양쪽띠 핀 중 1번 핀을 찾는 방법: 케이블 끝 쪽에 삼각형 표시가 있 ... 와 K가 모두 1인 때를 제외하고는R-S F/F의 동작과 똑같다.3) 래치 (D Latch): 디지털 논리회로에 있어서 Latch는 하나 이상의 비트를 저장하기 위한 디지털 논리회로 ... 운팅 소자의 reset3) 카운팅이 되고 있는 상태에서 reset/lap 버튼으로 Latch를 control하여 lap기능 구현4) Latch가 disable 된 상태에서 start
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 5,000원 | 등록일 2015.03.12
    다운로드 장바구니
  • 자료 표지
    서울시립대학교-전자전기컴퓨터설계실험2-제07주-Lab06_Pre
    Design Tool (Version - 14.7)HBE-ComboⅡ-SE Board (included - Xilinx Spartan3 FPGA Chip)Pre-Lab실험 방법[실험 1 ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ7주차. Sequential Logic Design, Flip-Flop, Register and SIPO실험 날짜2016. 10 ... as Latch.S-R Flip-flopS-R Flip-flop is composed of Inputs, Clock and Outputs.Diagram of S-R Flip
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    Latch Flipflop 결과레포트
    결 과 보 고 서8주차실험 7 : Latch / Flipflop1. 실험 과정* 본 실험의 목적은 Flip Flop에 대한 여러 가지 형태이 동작과 특성에 대해 공부하고 그 원리 ... 회로를 구성한다.[ 그림 ] d_latch 회로 구현2 ) DE2-115 에서의 결과 값 확인을 위해 입/출력 포트를 설정한다.[ 표 ] FPGA Pin Number3 ) DE2 ... 에서 clk를 1 입력하였을 경우에만 Q의 값이 1이 된다.* 실험 분석- 이번 실험에서는 Flip Flop와 Latch 의 특성과 원리를 알아보기 위한 실험이었다.이에 사용
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 2,000원 | 등록일 2014.01.06
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 6주차결과
    , JK flip-flop의 동작원리를 이해한다.3) Shift register의 동작원리를 이해한다.2. 실험 결과1. SR latch의 회로를 TTL로 구현하고 입력값을 조작하여 그 ... 하여 출력 LED가 어떻게 반응 하는 지를 보았다.3. 결과 분석 및 토의이번 실험은 SR latch부터 flip/flop 까지 작동을 알아보고 이것을 응용하여 VHDL로 구현 ... :Laboratory 6Flip-flops and Shift Registers1. 실험 목적1) SR latch, gated D latch의 동작원리를 이해한다2) D flip-flop
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 2,000원 | 등록일 2014.01.02
    다운로드 장바구니
  • 자료 표지
    예비 Latch & Flip-Flop
    with enable실험2. D latch with enable(Gate 이용)1. 다음과 같은 회로를 구성한다.2. Enable(C) 단자에 High를 인가한다.3. S(D ... 를 관찰한다.4. 교재에 나와 있는 진리표와 비교한다.실험4. J-K latch with enable(Gate 이용)1. 다음과 같은 회로를 구성한다.2. Enable(C) 단자에 High를 인가한다.3. J, K의 경우의 수에 따라 입력을 가하고 ... 1. 실험목적: 여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2. 실험 관련 이론Latch(R-S, D, J-K Latch with Enable): 논리회로
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,500원 | 등록일 2013.12.28
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습5 [예비레포트]
    하고 실험을 시작한다.3. InLab가. supposed result(1) Procedure of the Lab 1.4bit Shift Register 설계입력 D : BUS ... [07주차] PreLab Report- Title: VerilogHDL 실습 -담당교수담당조교실험일2016.10.24(Monday)학번2013440043이름문범우목차1 ... . Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥2-8가. Purpose of this Lab‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 2나. Essential
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    디지털실험 한학기 예비&결과 모음
    그림 회로이다. 왼쪽 붉은 집게가 입력이고 오른쪽 집게가 출력이다. 그라운드는 아래쪽에 모아 놨다.이번 실험에서 사용한 전원공급장치이다. 0V와 5V를 줘야하기 ... 때문에 채널 두 개를 모두 사용한다. 사진은 실험 1-1의 5V를 입력하는 경우이다.Vin에 0V를 입력한 경우의 결과이다. 5.15V가 측정되었다.Vin에 5V를 입력한 경우 ... 의 결과이다. 0.031V가 측정되었다. 디지털 실험에서 이 값은 0으로 처리할 수 있다. 위의 실험 결과와 같이 생각해 보면 이 회로는 NOT gate와 등가인 것을 알 수 있다.실험
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 4,000원 | 등록일 2014.09.15
    다운로드 장바구니
  • 판매자 표지 자료 표지
    플립플롭
    1. 목적(1) RS 플립플롭의 기본개념을 파악하고 RS-latch과의 차이점을 발견한다.(2) D 플립플롭의 기본개념을 파악하고 D-latch와의 차이점을 발견한다.(3) JK ... (leading edge)에서 들어오나 클록의 트레일링 에지(trailing edge)가 되기 전에는 출력에 나타나지 않습니다.3. 실험 순서 (주의사항)각각의 TTL에 핀 번호 ... 되는지 알 수 있습니다.(3)번 실험은 TTL IC 7474 D-FF 회로를 구성하고 D와 C _{P}의 입력 변화에 따른 출력 상태를 측정 하는 실험입니다.이 회로는 positive
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,500원 | 등록일 2016.11.08 | 수정일 2016.11.10
    다운로드 장바구니
  • 자료 표지
    결과 Latch & Flip-Flop
    실험1은 실제 실험에서 제외하였음실험2. D latch with enable(Gate 이용)Setting: 전압공급기를 사용하여V _{cc}=5V 인가D1. D latch 회로 ... 가 오차 없이 일치한다.실험3. D Flip-Flop(IC 이용)Setting: 전압공급기를 사용하여V _{cc}=5V 인가D1. D Flip-Flop 회로를 구성하였다(빨간색 영역 ... 을 알 수 있다.실험4. J-K latch with enable(Gate 이용)Setting: 전압공급기를 사용하여V _{cc}=5V 인가JK1. J-K latch 회로를 구성
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 2,000원 | 등록일 2013.12.26
    다운로드 장바구니
  • 자료 표지
    논리회로실험 8주차 결과보고서
    결 과 보 고 서8주차Latch / Flip Flop분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 실험과정[ 실험 1 ]1.D latch의 회로 ... 를 구현하기 위해 Quartus Ⅱ를 이용하여 구현하고, Modelsim 값과 DE2-115에서의 동작을 확인한다.? D latch의 Quartus Ⅱ Schematic을 이용 ... 한 구현D latch는 D(d)라는 하나의 데이터 입력을 가지고 있으며, 출력에 영향을 주는 enable 입력을 가진다. D latch는 enable신호에 의해 제어되며, en=1이
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [디지털 논리회로 실험] 11장. 비동기식 RS 플립플롭 예비레포트
    논리회로실험 A반예비11장비동기식 RS 플립플롭5조이름학번실험일15.04.28제출일15.04.281. 이 장의 실험 목적에 대하여 기술하시오.- 플립플롭의 동작원리를 이해한다. ... , 동기식 플립플롭으로 나눌 수 있다.3. 비동기식 플립플롭과 동기식 플립플롭의 특징에 대하여 기술하시오.플립플롭은 데이터를 저장하는 기본적인 소자이다. 비동기식과 동기식의 구분은 클록 ... 의 출력(Q)은 0이다.p.s. 래치(latch)?래치는 한 비트의 정보를 데이터가 바뀌기 전까지 계속 유지하는 회로이다. 따라서 출력 Q을 0 또는 1로 상태 천이가 필요
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.09
    다운로드 장바구니
  • 자료 표지
    디지털실험 - 실험 12. 쉬프트 레지스터 예비
    하여라.3. 문제1) 좌/우 쉬프트 레지스터의 회로를 구성하라.NOT 게이트의 구성 유/무에 따라 좌/우 쉬프트 레지스터 회로를 구성할 수 있다.예비보고서 1) Latch ... *예비보고서*10주차실험 12. 쉬프트 레지스터조13조1. 실험 이론- 목 적1) 쉬프트 레지스터의 구조와 동작원리를 이해한다.2) 쉬프트 레지스터를 이용한 카운터의 동작을 이해 ... 된다.1. 직렬 입력 - 직렬 출력(Serial-In, Serial-Out)2. 직렬 입력 - 병렬 출력(Serial-In, Parallel-Out)3. 병렬 입력 - 직렬 출력
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,500원 | 등록일 2017.04.02
    다운로드 장바구니
  • 자료 표지
    Positive edge triggered master-slave D flip flop 설계결과보고서
    설계3 결과보고서 2009069160 김기훈1. 간단한 이론 분석(1) Clock signal정해진 주기를 갖는 pulse 신호(2) Reset△SR flip flop 진리표위 ... 의 표에서 알수 있듯이 RESET=1 일 때 Q*는 0으로 초기화되고 SET=1일 때 Q*=1로 초기화된다.(3)Clear△Preset Clear 입력의 D flip flop 진리표 ... 을 슬레이브라 한다3. 한 개의 클럭 펄스가 동시에 마스터와 슬레이브를 동작시키도록 연결되어 있다4. 슬레이브쪽에는 NOT 게이트가 한개 삽입되어 있다5. 클럭펄스가 1로 될 때는 마스터
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2014.06.03
    다운로드 장바구니
  • 자료 표지
    #6 디지털실험 결과
    .199nsth (Hold time) – -3.189 ns▶ 실험 동작D를 set하고 Clk를 올렸을 때 latch1,2번에 불이 들어오고, 내렸을때 모두 값이 들어온다. 다시 Clk ... 을 얻는데 어렵지 않았다.Part 2.▶ 코드분석assign 구문으로 NAND게이트와 NOR게이트를 사용하여 D-latch를 설계▶ Compile 분석Total pins 3 = 2 ... .▶ Discussionpart1과 거의 비슷하였기 때문에 실험이 어렵지 않았다.Part3.▶ 코드분석part2에서 설계한 Gated Dlatch의 조합을 이용하여 Clk에 따라 작동하는 플립플롭
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2013.12.12 | 수정일 2014.04.22
    다운로드 장바구니
  • 자료 표지
    실험8-카운터-예비레포트
    실험 7. 플립플롭내용 TOC \o "1-3" \h \z \u Hyperlink \l "_Toc403497016" 1실험 목적 PAGEREF _Toc403497016 \h 2 ... 403497021" 2.2동기식 가감산(up/down) 카운터 PAGEREF _Toc403497021 \h 4 Hyperlink \l "_Toc403497022" 3실험방법 및 순서 ... 2 Hyperlink \l "_Toc403497020" 2.1.2비동기식 십진 카운터 PAGEREF _Toc403497020 \h 3 Hyperlink \l "_Toc
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 1,000원 | 등록일 2017.03.07
    다운로드 장바구니
  • 자료 표지
    디지털 로직 실험 D래치와 D플립플롭
    실험 14 D래치와 D플립플롭1. 실험 목표□ 래치(latch)가 SPDT 스위치의 바운스(bounce)를 제거하는 방법에 대한 증명.□ 4개의 NAND 게이트와 하나의 인버터 ... XOR 게이트7400 4조 NAND 게이트7404 6조 인버터7474 2조 D 플립플롭저항: 330 Ω 2개, 1.0 kΩ 2개3. 이론 요약지금까지 본 것처럼 조합 논리(c ... 다. 차이점은 순차 회로만이 메모리를 가지고 있다는 것이다.래치(latch)는 기본 메모리 장치로서 데이터를 잃지 않고 유지시키는 데 피드백을 사용하며, 인버터 두 개, NAND 게이트
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2015.07.20 | 수정일 2015.07.29
    다운로드 장바구니
  • 자료 표지
    디지털실험 9 결과 실험 9. 플리플롭의 기능
    수 있다.AQ(b)Q+0xx1x11111013. 다음 회로를 구성하여 R-S Q, Q'의 관계를 관찰하여 R-S 플립플롭의 동작을 설명하라.실험 3의 회로이다. Q=((S+Q ... 각 항의 실험을 하라.1) PRESET=CLEAR=1 로 두고 진리치표를 작성하라.2) 1)의 상태에서 Ck=1로 두고 D의 입력변화에 따른 출력 변화를 관찰하라.3) 1 ... 는 push/ON, push/OFF 스위치를 사용하라.고찰실험 3번에서 입력 S=R=1일 때 Q=Q`(P)=0이었다. 이것은 플리플랍의 동작 목적에 위배되므로 입력이 금지된다.(NOT
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    충격실험
    그림 6 3. 실험방법① 표준규격(KS B 0810)에 의하여 시험편을 준비한다.② 시험편의 치수를 측정, 기입한다.③ 시험기가 정상적으로 작동하는가를 확인한다.④ Latch ... 목 차1. 실험목적2. 실험장비(1) 시편3. 실험방법4. 관련이론5. 실험결과6. 고찰 및 토론1. 실험목적재료의 충격력에 대한 저항, 즉 시험편을 충격적으로 파단할 때 충격 ... 에서의 취성이 문제가 되어 저온 충격시험이 중요하다.2. 실험장비본 실험은 Izod 충격 시험기로 진행된다. Izod 충격시험기는 그림 1,3과 같으며, 노치시험편의 한쪽 끝을 시
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2014.12.05
    다운로드 장바구니
  • 자료 표지
    실험6결과 Latch&FF
    를 위해 이전 상태를 유지하는, 즉 ‘저장’할 수 있는 회로가 반드시 필요한데, 이를 이번 실험에서 구현한 RAM이 맡는 역할이다. 앞선 실험에서 만들어 본 3가지 Latch가 RAM ... [실험6] Encoder & Decoder1. 실험 결과1) R-S F/F가장 간단한 F/F인 R-S F/F을 구성하였다. R-S latch는 두 개의 입력 Set과 Reset ... 일 때, 회로의 출력은 Q=1으로 Set 되게 된다. 모든 입력이 High일 경우에는 Q=Q(t-1)으로 데이터를 보존하게 된다. NAND 게이트로 구성된 Latch 회로
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 3,000원 | 등록일 2014.05.13
    다운로드 장바구니
  • 자료 표지
    디지털실험 10 예비 4-Phase clock
    의 레벨로 되는 것을 피해야 하는 주의가 필요하다. 따라서 양의 펄스는 비중첩된다고 말한다.4상 클럭(4-phase clock)이 실험에서 4상 클럭은 3종류의 IC를 연결하여 구성 ... 디지털 실험 예비보고서실험 10. 4-Phase clock실험 목적1. 비중첩 클럭펄스를 발생시키기 위해 ‘139의 사용법을 익힌다.2. ‘139를 사용하여 발생된 클럭파형 ... 한다. 7404 inverter, 7476 JK flip-flop. 74139 1-4 decoder는 앞의 실험에서 사용된 소자들이다. 이 세 개의 IC는 4개의 클럭파형 Φ1
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2014.09.30
    다운로드 장바구니
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 19일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
6:43 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기