"플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

플립플롭 jk 플립플롭 카운터 555타이머 비동기식 카운터 플립플롭 결과 디지털 논리회로 피스파이스 74ls76a 회로 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"플립플롭" 검색결과 721-740 / 2,047건

[응용 전기전자 실험] 제어용 발진회로

은 범위에서 허용된다. 내부의 R-S 플립플롭의 입,출력 관계는 표 7-1과 같으며 R,S 두 입력이 모두 제거 되어도 출력은 그대로 유지되는 특징을 갖고 있다. 두 개의 비교기는 논리 ... 1과 0를 발생시키는 순간을 결정하며, R-S 플립플롭은 이들 비교기의 출력을 받아 0 또는 1신호를 출력한다.각 단자의 기능은 다음과 같다.1) Ground : 1번 단자는 두 ... 한다. 커패시터의 전압이 2/3Vcc의 문턱 전압 이상이 되면 COMP1는 상태를 바꾸게 되고 플립플롭을 리셋시켜 출력은 0 상태가 된다.6) Reset : 4번 단자는 플립플롭

리포트 | 10페이지 | 1,000원 | 등록일 2020.09.12

다운로드 장바구니
충북대학교 전자공학부 기초회로실험II 결과보고서 실험 19. 카운터회로

n은 플립플롭의 수이다. 그러므로 이번 실험에서는 모드 16카운터라는 것을 예측하고 실험에 임할 수 있었다. 처음에 결과값. 즉 LED가 쉬프트 되어 카운터 되는 장면이 원하는 값 ... 으로 나오지 않아서 많은 고생을 하게 되었다. 결국 원하는 실험값을 얻지 못하고 실험이 끝나는 듯 하였으나 처음에 5V로 주었던 전압을 낮춰주니 완벽한 쉬프팅과 원하는 결과 값을 얻을 수 있었다. 이번 실험을 바탕으로 플립플롭을 이용한 진수의 변화를 알 수 있었다.

리포트 | 3페이지 | 2,000원 | 등록일 2020.09.19

다운로드 장바구니
부경대 디지털 회로 4장 연습문제 과제

연습문제 4-4. 클록과 D 파형, 1개의 래치, 2개의 플립플롭을 그림 4-48에 나타내었다.래치와 각각의 플립플롭에 대해 입력 파형에 반응하여 구해지는 출력 파형Q _{i ... }를 조심스럽게 그려라. 저장 요소의 전파지연은 무시할만한 것으로 가정하라. 초기에 모든 저장 요소는 0의 값을 갖는다.문제풀이 >연습문제 4-7. 순차회로가 3개의 D 플립플롭 A ... X = 0000100110011010001001100010101110111011000X = 1연습문제 4-11. 순차회로는 2개의 D 플립플롭, 1개의 입력 X, 1개의 출력 Y

시험자료 | 10페이지 | 5,000원 | 등록일 2020.04.21 | 수정일 2022.11.11

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 결과 보고서

]6) 퀴즈 3번의 회로를 schematic으로 구현하여 시뮬레이션D 플립플롭을 이용하여 4-bit 비동기 Up 카운터를 설계한다. 각 플림플롭의 입력에 대한 식은 아래와 같 ... 19][그림 20]3. 토의실험 과정 1, 과정 2에서는 moore type의 sequence detector를 서로 다른 종류의 플립플롭을 이 용하여 설계하였다. D 플립플롭 ... 의 출력이 입력과 같기 때문에 직관적으로 D 플립플롭을 이용한 설계 과정이 가장 간단하지만 JK 플립플롭을 이용해서도 같은 기능을 하는 회로를 설계할 수 있음을 확인 하였다.과정 3

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 6주차 사전보고서

플립플롭J=K=1인 조건에서 모호한 출력상태를 갖지 않는다는 동작을 제외하고, S-R 플립플롭과 일치하는 상태를 제어한다. J=K=1인 조건에서 플립플롭은 클럭의 신호에 대하여 항상 ... 출력값을 반전(이전 출력의 보수)시킨다.-4. D플립플롭오직 하나의 데이터 입력을 가지며, 클럭이 발생하면, 입력 D의 상태를 Q에 전달함.1. 조합회로와 순차회로의 차이점 ... 에 대하여 조사하시오.조합회로는 출력 신호가 입력 신호에 의해서만 결정되며 논리곱, 논리합, 논리부정 등의 기본 논리소자의 조합으로 만들어진다. 플립플롭과 같은 기억소자는 포함하지 않

리포트 | 8페이지 | 1,500원 | 등록일 2019.10.16

다운로드 장바구니
시립대 전전설2 [6주차 예비] 레포트

의 NAND게이트 게이트로 구성된 래치의 동작래치(LATCH)2개의 NOR 게이트로 구성된 래치의 동작J-K 플립플롭J=K=1인 조건에서 모호한 출력상태를 갖지 않는 다는 동작을 제외 ... 하고, S-R 플립플롭과 동일한 상태를 제어함.J=K=1인 조건에서 플립플롭은 클럭의 신호에 대하여 항상 출력값을 반전시킴.D 플립플롭오직 하나의 데이터 입력을 갖음.클럭이 발생 ... 하였을 때, 입력 D의 상태를 Q에 전달함.데이터의 저장과 전송플립플롭은 데이터를 저장하는 용도로 많이 사용됨.데이터 : 숫자 값 또는 2진으로 부호화된 여러 종류의 값데이터는 일반

리포트 | 7페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
8주차 예비보고서- 디지털 시스템 설계 및 실험

장치 라고도 하고 임시 기억장치라고도 한다. 전원이 있는동안 임시적으로데이터를 저장할수 있다. 내부회로가 플립플롭으로 되어있으면 SRAM이라하고,캐패시터와 MOSFET로 되어있 ... 으면 DRAM이라한다. Verilog로 작성되는 RAM은플립플롭으로 구성하므로 SRAM이라고 할 수 있다.1) static RAM cell2) Static RAM Bit Slice3 ... . 논리. 조건 연산식을 사용할 수 있습니다.실험방법플립플롭을 여러 개 사용하면, 레지스터를 만들 수 있고, 또 레지스터를 여러 개 사용하면 메모리를 만들 수 있다. 이번에는 16

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
디지털회로 보고서

와 비슷한 값이다.하나의 플립플롭은 주파수를 반으로 감소시킨다.1024를 나누기 위해 10개의 JK FlipFlop을 사용하였다.- Synchronous

리포트 | 5페이지 | 1,500원 | 등록일 2019.09.29

다운로드 장바구니
시프트 레지스터와 시프트 카운타

이론● 시프트 레지스터 - 플립플롭을 직렬로 접속해서 만들어지며 한 플립플롭의 출력은 다음 단의 플립플롭의 입력에 접속하는 회로이다.D 플립플롭을 이용한 시프트 레지스터JK 플립 ... 플롭을 이용한 시프트 레지스터D 플립플롭 이용● 존슨 카운터 - 종속 접속된 몇 개의 플립플롭의 최후의 출력Q,Q prime 가 비틀어져 최초의 플립플롭의 두 입력단에 접속된 카운터 ... . 시프트 펄스에 의해서 몇 가지 상태 사이를 사이클릭으로 순환 하는 회로.JK 플립플롭 이용존슨 3비트 카운터(계수표)입력출력CLKABC0하강0001하강1002하강1103하강

리포트 | 5페이지 | 1,000원 | 등록일 2019.06.21

다운로드 장바구니
서울시립대학교 전전설2 6주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

equential circuit)은 이전 상태에 대한 정보를 가지고 이에 따라 같은 입력을 받는 경우에도 이전 상태에 의해 다른 결과를 출력할 수 있다.SR 래치와 SR 플립플롭 ... 에 대하여 timing diagram 을 그려서 비교 설명하시오. Hyperlink \l "주석1" [1]- SR 래치진리표논리 구성Time diagram- SR 플립플롭진리표논리 구성

리포트 | 16페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
판매자 표지

컴퓨터구조 계산기설계보고서

2.설계1)타이밍 클럭처음에 START를 주어 한 클럭을 주게 됩니다. 그렇게 준 클럭은 D플립플롭이 입력으로 받아 그대로 보내주는 D플립플롭의 특성으로 계속 출력Q1으로 나와 값 ... 을 유지하면서 건네주는 SHIFT역할을 하게 됩니다. 단, 처음에는 클럭을 주기 위해 JK플립플롭을 넣었는데 클럭을 주기위해 J=1 , K=0 의 값을 주게 되고, 처음의 D플립 ... 플롭에서의 출력 Q1’ 과 JK플립플롭의 CLRN 과 연결하여야 하는데 그 이유는 처음의 D플립플롭으로 값이 들어가고 출력으로 나올 때 출력Q의 NOT값이 CLRN으로 들어가 값

리포트 | 9페이지 | 1,500원 | 등록일 2020.01.01

다운로드 장바구니
응용전자전기실험 555타이머

} =R _{B}) 이므로 아래 그래프와 같이t=R _{B} C 일 때V _{out1}이 0V까지 방전되는 것을 알 수 있다,R-S 플립플롭 동작표SRQ{bar{Q}}00이전이전 ... amp1=>Low, amp2=>Low 이므로 S=0, R=0이다.{bar{Q}}는 위 R-S 플립플롭 동작표에 의해{bar{Q}}=0인 것을 알 수 있다. 이때 node5의 전압은 0 ... ] => High 이므로 S=1, R=0이다.{bar{Q}}는 위 R-S 플립플롭 동작표에 의해{bar{Q}}=0인 것을 알 수 있다. 따라서 node5의 전압은 [1]에서의 node5

리포트 | 6페이지 | 1,000원 | 등록일 2020.05.13

다운로드 장바구니
컴퓨터 하드웨어의 구성요소에 대하여 설명하시오.

다. [출처 : 네이버 지식백과]② 종류ⅰ. SRAM(정적램) : 플립플롭 방식의 메모리 셀을 가진 임의 접근 기억장치로서, 전원 공급이 계속되는 한 저장된 내용을 계속 기억하며, 복잡 ... 며 가격도 비싼 편이다.정적 RAM의 구조는 MOS FET 4∼6개로 된 플립플롭 메모리 셀로 구성되어 있으며, 그 동작 원리는 보통의 플립플롭과 동일하다. 1비트당 소비전력은 동적

리포트 | 5페이지 | 6,000원 | 등록일 2020.07.01 | 수정일 2021.05.11

다운로드 장바구니
비동기식 2진 카운터 실험레포트

에 인가한다.(1) 플립플롭을 이용한 3비트 비동기카운터(2) 4비트 2진 리플 업 카운터A의 출력은 CLK 주파수의 1/2배 된다. 이것을 2분주되었다고 한다. B는 4분주, C ... 플립플롭 이용)② 7474를 이용한 회로 구성③실험을 통한 계수표입력출력PRCLRCLKCBA00상승11101상승11110상승00011상승00111상승01011상승01111상승 ... 10011상승10111상승11011상승11111상승000[기초실험(2)] 3비트 2진 다운 카운터를 설계하고 실험을 통하여 다음을 완성하시오.(단, JK 플립플롭이용)③실험을 통한 계수

리포트 | 6페이지 | 1,000원 | 등록일 2019.06.09

다운로드 장바구니
시립대 전전설2 [6주차 결과] 레포트

의 NAND게이트 게이트로 구성된 래치의 동작래치(LATCH)2개의 NOR 게이트로 구성된 래치의 동작J-K 플립플롭J=K=1인 조건에서 모호한 출력상태를 갖지 않는 다는 동작 ... 을 제외하고, S-R 플립플롭과 동일한 상태를 제어함.J=K=1인 조건에서 플립플롭은 클럭의 신호에 대하여 항상 출력값을 반전시킴.D 플립플롭오직 하나의 데이터 입력을 갖음.클럭이 발생 ... 하였을 때, 입력 D의 상태를 Q에 전달함.데이터의 저장과 전송플립플롭은 데이터를 저장하는 용도로 많이 사용됨.데이터 : 숫자 값 또는 2진으로 부호화된 여러 종류의 값데이터

리포트 | 16페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
MOD-16 카운터 회로

DOWN 카운터 회로는 JK플립플롭 4개를 이용한 비동기식 카운터이다. JK 플립플롭의 개수가 4개이기 때문에 MOD의 수는 16개가 된다. 이 카운터 같은 경우원래는 1111 ... 다. 다음의 플립플롭은 전에 출력에 의하여 트리거 되게 되는데 이러한 방식을 일반적으로 리플 카운터라고 한다는 것을 알았다. MOD의 수는 2n 여기서 n은 플립플롭의 수이므로 우리 ... 가 한 4개의 플립플롭을 이용한 실험은 MOD-16이 되었다. 이회로는 나중에 뒤에서도 사용함으로 해체하지 않고 다음 실험을 실행하여 주었다.

리포트 | 7페이지 | 2,000원 | 등록일 2019.06.25

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 6주차 결과보고서

JK플립플롭J=K=1인 조건에서 모호한 출력상태를 갖지 않는다는 동작을 제외하고, S-R 플립플롭과 일치하는 상태를 제어한다. J=K=1인 조건에서 플립플롭은 클럭의 신호에 대하 ... 여 항상 출력값을 반전(이전 출력의 보수)시킨다.D플립플롭오직 하나의 데이터 입력을 가지며, 클럭이 발생하면, 입력 D의 상태를 Q에 전달함.1. 실습1 4비트 병렬 데이터 저장

리포트 | 14페이지 | 1,500원 | 등록일 2019.10.16

다운로드 장바구니
VHDL실습 16진, 10진, 3진(5-6-7), 12진(2-13)카운터 설계 및 구현

VHDL 및 실습카운터 설계 및 시뮬레이션1.서론 및 배경이론(1) SR-F/FSR플립플롭의 회로는 다음과 같이 NAND게이트 두 개로 이루어져있다. /SET에 0 /RESET ... 에 1을 입력하면 NAND게이트는 입력이 하나라도 0일 경우 출력이 1이기 때문에 Q는1 /Q는 0이 출력된다. 이 값이 다른 값으로 변할 때 까지 남아있어 플립플롭의 저장값이 된다 ... 는 다음과 같다.SET와 RESET이 둘다 0인 경우는 값이 변하지 않고 상태가 유지되지만 둘다 1인 경우는 쓸 수 없다.(2) GATED SR-F/FGated SR플립플롭은 NAND

리포트 | 17페이지 | 2,000원 | 등록일 2019.04.20

다운로드 장바구니
실험5시프트레지스터-정보

실험 6. 시프트 레지스터1. 실험 목적① 시프트레지스터(shift register)의 기본원리를 이해한다.② 각종 시프트레지스터의 구성방법과 용도를 파악한다.③ 플립플롭의 응용 ... 능력을 향상시킨다.④ 링카운터 존슨카운터의 구성방법과 용도를 파악한다.2. 기기 및 부품디지털 실험장치 , D 플립플롭(7474), 8BIT SIPO 시프트레지스터(74164)3 ... 을 갖고 있는 일련의연결된 플립플롭들로서 클럭펄스가 들어올때마다 저장된 데이터들이 좌또는 우로 이동하게 되어 있다.- 쉬프트레지스터에는 SISO, SIPO, PISO, PIPO 이 있

리포트 | 7페이지 | 1,000원 | 등록일 2015.12.10

다운로드 장바구니
부경대 디지털 논리 설계 6장 7장 과제

다.(a) 초기상태를 1000으로 하여 쉬프트할 때마다 4개의 플립플롭의 상태값을 차례로 보여라.1000, 0100, 0010, 0001, 1000, …(b) 초기상태가 10 ... 개의 플립플롭이 반전되어야 하는가?(a) 00110010, 0001, 0000, 1111, 1110, 1101, 1100, 1011, 1010,1001∴ 11개(b ... ) 10000111, 0110, 0101, 0100, 0011, 0010, 0001∴ 8개(c) 0000연습문제 6-14. 표 6-9에 주어진 동기형 BCD 카운터의 플립플롭 입력식을 증명하라

리포트 | 11페이지 | 5,000원 | 등록일 2020.04.21 | 수정일 2022.11.11

다운로드 장바구니

이전10개 32 33 34 35 363738 39 40 41 다음10개

파워링크

신청하기