"플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

플립플롭 jk 플립플롭 카운터 555타이머 비동기식 카운터 플립플롭 결과 디지털 논리회로 피스파이스 74ls76a 회로 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"플립플롭" 검색결과 521-540 / 2,047건

(A+)중앙대 아날실, 아날로그 및 디지털 회로 설계실습 (8번실습 예비보고서)

1. 실험 목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.2. 준비물NAND gate(74HC00

리포트 | 4페이지 | 1,000원 | 등록일 2025.02.26

다운로드 장바구니
VHDL_4_counter, sequence detector, 4way traffic light counter, Soda vending machine

실습제목: 4비트 비동기 2진 상승 카운터1. 주제 배경 이론카운터는 event의 횟수를 카운트 하는 기능을 가진 순차회로이다. 주로 플립플롭을 이용하여 만든다. 그래서 플립플롭 ... 카운터 등으로 구별할 수도 있다.4비트 비동기 2진 상승 카운터는 4개의 J, K 플립플롭을 비동기식으로 연결한다. 그리고 J, K에 모두 High를 입력하고 falling ... _edge일 때 동작시키도록 하면 만들 수 있다.클럭을 넣으면 첫 번째 플립플롭은 그것에 맞춰서 1, 0의 상태가 바뀐다. 두 번째 플립플롭은 첫 번째 플립플롭의 변화에 맞춰서 변하

리포트 | 34페이지 | 2,000원 | 등록일 2021.09.23 | 수정일 2022.04.04

다운로드 장바구니
판매자 표지

포항공대전자전기공학과대학원자소서작성방법, postech전자전기공학대학원면접시험, 포항공대전자전기공학과지원동기견본, postech전자전기공학과학습계획서, 포항공대전자전기공학과대학원입학시험, 포항공대전자전기공학과대학원논술시험, 포항공대전자전기공학과대학원자소서, 포항공대전자전기공학과연구계획서, 포항공대전자전기공학과대학원기출

제조에서 이온 주입 공정의 역할은 무엇입니까?### 회로 설계16. 기본 논리 게이트(AND, OR, NOT)의 동작 원리를 설명하세요.17. 플립플롭(flip-flop)의 동작

자기소개서 | 281페이지 | 12,900원 | 등록일 2024.06.15

다운로드 장바구니
판매자 표지

디지털 회로 실험-RS래치와 D래치

오.실험순서4. RS 플립플롭 회로의 입력(Cp, R, S)에 해당신호(1 또는 0)를 넣었을 때 나오는 출력(Q, Q’)을 예상해서 표를 작성하시오.실험순서5. D 플립플롭 회로 ... 의 입력(Cp, D)에 해당 신호(1 또는 0)를 넣었을 때 나오는 출력(Q)을 예상해서 표를 작성하시오.실험순서6. 실험순서5(D 플립플롭 회로)의 입력(D, E)에 해당신호(1 ... 실험3에서는 NOR 게이트를 사용하여 D 래치 회로를 구성하였다. 실험4는 클록이 부착된 RS 래치 회로로 NOR 게이트로 구성된 클록형 RS 플립플롭 회로라고 할 수 있

리포트 | 11페이지 | 2,000원 | 등록일 2022.09.10

다운로드 장바구니
[부산대학교][전기공학과][어드벤처디자인] 10장 Flip-flop 및 Shift register(10주차 결과보고서) A+

, 1D,Clock이 1,0일 때 Q는 store0, 0SR 래치에서 S 및 R의 파형이 그림과 같이 공급될 때 SR 래치의 출력 Q와 Q’의 파형도를 그려라.D 플립플롭에서 D ... 의 파형이 그림과 같이 공급될 때 D 플립플롭의 출력 Q와 Q’의 파형도를 그려라. 이 때 전파지연은 없다고 간주한다.그림에 나타낸 래치의 여기표를 작성하라.먼저 진리표를 그린다 ... 하고 Flipflop를 이용하여 Shift Register를 구성하는 것이 이 실험의 목적이다실험 방법그림에 나타난 논리회로를 구성하라. 이것은 NAND 게이트를 이용하여 만든 D-플립

리포트 | 6페이지 | 1,000원 | 등록일 2021.04.25

다운로드 장바구니
논리회로 텀 프로젝트 기말과제

다면 (H) 함축표를 작성한다 이해를 하였다면 (I) JK 플립플롭 출력식을 작성한다.(H) 함축표를 작성하고 이해를 하지 못했다면 (H) 다시 함축표를 작성해보고 이해를 하 ... 였다면 (I) JK 플립플롭 출력식을 작성한다.(I) JK 플립플롭 출력식을 작성하고 이해를 하지 못했다면 (J) JK 플립플롭을 복습하고 이해를 하였다면 (K) 논리회로도를 구상 ... 한다.(J) JK 플립플롭을 복습해보고 이해를 하지 못했다면 (J) 다시 JK 플립플롭을 복습하고 이해를 했다면 (K) 논리회로도를 구상한다.(K) 논리회로도를 구상하고 이해를 하지 못

리포트 | 12페이지 | 1,500원 | 등록일 2021.08.17 | 수정일 2022.05.04

다운로드 장바구니
판매자 표지

디지털공학개론(1. 카운터의 응용으로 디지털 시계의 회로도를 완성해 가는 과정 설명/ 2.4가지 기본형 레지스터의 분류에 속하는 IC들 정리)

주종형 플립플롭을 직렬로 연결하여 구성한 직렬입력 - 직렬출력 레지스터2) 직렬 데이터를 A 로만 받아들이려면 입력 단자 B를 논리 0으로 해야 함▶직렬입력 ? 병렬출력74164 ... (8Bit Parallel Output Serial Shift Registers)1) 8개의 S -R 플립플롭으로 구성된 직렬입력 - 병렬출력 레지스터2) CLR = 0이면, 모든 ... Parallel Output Serial Shift Registers)1) 8개의 S -R 플립플롭으로 구성된 직렬입력 - 병렬출력 레지스터2) CLR = 0이면, 모든 레지스터

리포트 | 8페이지 | 2,500원 | 등록일 2023.01.17 | 수정일 2024.05.14

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 8차 예비보고서

아날로그 및 디지털 회로 설계 실습예비보고서설계실습 8. 래치와 플립플롭소속전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜2023.11.09제출날짜2023.11.091 ... . 실습 목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.2. 실습 준비물실습 준비물부품NAND gate 74HC00

리포트 | 5페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
A+ 중앙대 아날로그및디지털회로설계실습(결과)11. 카운터 설계

Flip Flop을 사용하여 비동기식 카운터 및 동기식 카운터를 만들 수 있다. 카운터에는 모든 플립플롭에 클럭신호를 입력하는 동기 카운터, 클럭신호를 첫번째 플립플롭만 넣어주 ... 카운터1Hz는 너무 빨라 0.2Hz를 넣어 확인하였다. 5초마다 출력이 바뀌었다.clk신호는 첫번째 플립플롭에만 입력되고 있으므로 비동기식이다.0~16 사진-16진 동기 카운터0 ... 그리고 앞으로 개선할 점 등에 대하여 논한다.회로가 제대로 동작하였으며 예상했던것과 동일한 결과가 나왔으며 카운터의 동작을 확인할 수 있었다. clk를 모든 플립플롭에 연결하는 동기

리포트 | 5페이지 | 1,000원 | 등록일 2022.09.10

다운로드 장바구니
부경대 전자공학과 컴퓨터구조 22년 과제(5장~8장)

이 다른 것은? ① 멀티플렉서② 레지스터③ 가산기④ 디코더정답:2이유: 레지스터 파일은 순차 논리회로로서 1비트 단위의 기억소자인 플립플롭을 일렬로 배열한 조합으로 구성 ... 은? ① 플립플롭과 같은 기억소자를 포함한다. ② 입력 신호와 내부 상태에 의해 출력이 결정된다. ③ 디코더④ 레지스터정답:3이유: 디코더는 조합 논리회로로 구성된다. 조합 논리

리포트 | 19페이지 | 3,000원 | 등록일 2022.07.04

다운로드 장바구니
PLL DIIVDIER 생기초 커피값으로 C라도 받아가자!

클록 펄스에 모든 플립플롭이 동기화되지 않으며 동작함- 보통, 첫번째(LSB) 플립플롭에 만 클록펄스에 동기됨ㅇ 특징- 단점 : 각 플립플롭을 통과할 때 마다 지연시간이 누적 ... 펄스에 모든 플립플롭이 동시에(병렬로)/동기화되어 동작함ㅇ 특징- 첫 째단은, 매 클럭 마다 보수(토글) 됨그 외 단은, 자신 보다 낮은 모든 단의 출력이 `1`일 때 보수(토글

리포트 | 20페이지 | 1,500원 | 등록일 2021.03.18 | 수정일 2021.04.12

다운로드 장바구니
판매자 표지

<디지털회로실험> 멀티플렉서와 디멀티플렉서, 패리티발생기와 검사기

-비트 짝수 패리티 발생기/검사기 회로를 구성하였다.실험 3과 달리 실험 4는 JK 플립플롭을 이용하여 A와 B의 신호를 생성하며, 함수발생기를 이용하여 1Hz를 상단 JK 플립플롭 ... CLK에 연결한다.하단 JK 플립플롭은 함수발생기에서 클락을 연결하는 것이 아닌 상단 JK 플립플롭의 A로부터 연결한다.교수님께서 이론 강의 시간에 하단 JK/FF 클락을 함수발생

리포트 | 7페이지 | 2,000원 | 등록일 2023.10.24

다운로드 장바구니
555 타이머 (전자회로실습)

알아본다.2. 기초이론555 타이머 IC칩: 기본적으로 두 개의 비교기, 한 개의 플립플롭, 방전용 트랜지스터 및 전압분배기로 구성된다. 출력상태는 입력신호에 따라 바뀔 수도 있 ... 기의 출력이 플립플롭의 상태를 제어한다. trigger 전압이 1/3Vcc로 떨어지면 플립플롭이 세트(S)되어 출력은 높은 상태가 된다. Threshold 입력은 외부 RC ... 는 상태가 바뀌고, 커패시터 전압이 2/3Vcc가 되면 위의 비교기가 상태가 바뀐다. 이것이 플립플롭을 reset시키고 트랜지스 Qd의 베이스가 높은 상태로 되어 트랜지스터를 Turn

리포트 | 8페이지 | 4,000원 | 등록일 2021.10.13

다운로드 장바구니
기초전자회로실험 - FPGA Implementation of Shift Register (쉬프트레지스터) 예비레포트

4주차 예비레포트학번 :이름 :분반 :1. 실험 제목 : FPGA Implementation of Shift Register2. 실험 목적 :1) 래치나 플립플롭의 단순한 기능 ... 의 /한다. 즉, 모든 데이터들이 1칸씩 오른쪽 노드로 이동한다. (serial in/out)< Serial in/Serial out J-K 플립플롭 기반 쉬프트 레지스터 >J-K ... 플립플롭은 J = 1, K = 0일 때 Q를 1로 세트하고, J = 0, K = 1일 때 Q를 0으로 리셋한다. 쉬프트 레지스터를 구현하려면, 데이터가 플립플롭에 들어올 때, J

리포트 | 12페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
판매자 표지

[토론 A+] 조합 논리 회로와 순차 논리회로를 비교하시오.

(메모리)을 가지고 있어 이전에 발생한 입력에 따라 결과가 변할 수 있습니다. 또한 순차 논리 회로는 레지스터, 플립플롭, 카운터, 메모리 등의 디지털 회로로 구성됩니다. 이 회로 ... 들은 순서 있는 동작을 수행하고, 일정한 시퀀스에 따라 출력을 변경하거나 저장합니다.예를 들어, 플립플롭은 두 가지 상태 (0 또는 1)를 가지고 있으며, 현재 상태를 유지하고 다음

리포트 | 2페이지 | 1,500원 | 등록일 2023.11.30

다운로드 장바구니
판매자 표지

디지털회로실험 멀티바이브레이터

단안정 멀티바이브레이터를 구성하는 실험이다.이때 사용되는 555타이머는 comparator 2개와 저항, 트랜지스터, SR 플립플롭으로 구성된다.555타이머에 부(-)트리거 신호 ... 가 입력되면 하단 비교기 출력이 high가 되고 플립플롭의 출력Q는 low, 출력bar { Q}는 high로 만든다.Q가 low면 트랜지스터는 꺼지고 콘덴서로 전압이 들어가기 때문 ... 아지면 하단 비교기의 출력이 high가 되고 이로인해 플립플롭이 reset 되어 Q가 low가 된다.충전 시정수가 방전 시정수보다 길기 때문에 출력파형이 high일 때가 low일 때 보다 더 길어지게 된다.

리포트 | 6페이지 | 2,000원 | 등록일 2023.10.24

다운로드 장바구니
판매자 표지

중앙대학교 아날로그및디지털회로 결과보고서 10

)10101101111X예비 보고서에서 작성한 상태도 그림과 같은 결과임을 확인할 수 있다.8-5. RS 플립플롭의 구현 및 동작(A) 아래 그림의 회로를 74HC00과 74HC ... 플롭은 positive edge-triggered인가, negative edge-triggered인가?RS 플립플롭 구현 실험의 (A) 단계에서 진행한 실험에서 확인할 수 있 ... 를 얻은 것을 확인할 수 있다. 노란색이 Q, 초록색 파형이 QB이다.(B) 해당 회로의 타이밍 차트를 작성한다. (교재 참고)타이밍 차트를 작성하면 위와 같다.(C) 위의 플립

리포트 | 11페이지 | 2,500원 | 등록일 2025.04.06

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서6

으으로 입력을 출력으로 전달하는지, 클럭을 기준으로 입력을 출력으로 전달하는지의 차이가 있다. 따라서 래치에 클럭 회로만 추가하여 플립플롭을 만들 수 있다. 이번 실험에서는 R-S ... , D, J-K 래치, 플립플롭의 회로를 구성하고 실제로 데이터의 저장이 가능한지 알아보았다. 먼저 R-S 래치는 Enable 역할을 하는 C에 1을 주어 R과 S에 따른 출력 ... 위해선 이런 출력이 나오지 않는 입력만 받아들이거나, 이런 출력이 나오지 않도록 보완해야 할 것이다. 뒤에서 실험한 J-K 래치와 플립플롭의 경우가 바로 이런 출력을 보완한 것이라 할

리포트 | 10페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 2

번째 플립플롭에만 연결한 비동기 카운터로써, 나머지 플립플롭들은 앞단의 출력이 클록 펄스로 작용하는 것을 볼 수 있었다.- 클록에 NOT 게이트가 있으므로 상향 게이트라고 볼 수 ... 하여 파형을 측정하시오.? 회로도? 이론값? 실제 실험 결과※ S0 = 2분주 ※ S1 = 4분주※ S2 = 8분주 ※ S1 = 16분주? 결과분석- 회로의 모든 플립플롭에 클록 ... 가 나오는 것을 확인할 수 있었다.실험 7) JK Flip-Flop 플립플롭을 이용한 비동기 카운터와 MUX를 설계하고, S1,S0의 입력에 따른 출력파형(Y)을 오실로스코프를 사용

리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

다운로드 장바구니
판매자 표지

충남대전자공학전공대학원자소서작성방법, 충남대학교전자공학대학원면접시험, 충남대전자공학전공지원동기견본, 충남대전자공학전공학업계획서, 충남대전자공학전공대학원입학시험, 충남대전자공학전공대학원논술시험, 충남대전자공학전공대학원자소서, 충남대전자공학전공연구계획서, 충남대전자공학전공대학원기출

디지털 논리 회로 (Digital Logic Circuits)□ 기본 논리 게이트(AND, OR, NOT, NAND, NOR, XOR, XNOR)의 진리표를 작성하시오.□ 플립 ... 플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.□ 레지스터와 시프트 레지스터의 차이점과 그 응용에 대해 설명하시오.□ 카르노 맵(Karnaugh Map)을 사용

시험자료 | 317페이지 | 9,900원 | 등록일 2024.09.08

다운로드 장바구니

이전10개 22 23 24 25 262728 29 30 31 다음10개

파워링크

신청하기