"전전컴설계실험2"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전컴설계실험2 전전설1 Excess3 to BCD Verilog RTL 베릴로그 verilog 전전컴설계실험 시립대 논리회로

판매자 표지는 다운로드시 포함되지 않습니다.

"전전컴설계실험2" 검색결과 41-60 / 62건

[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+

대학교 전자전기컴퓨터설계실험2 실험 교안2) M.Morris Mano, Michael D. Ciletti. Digital Design with an Introduction to ... 디지털 장치 제어를 실험하며 그의 controller를 설계한다. 또한 Behavioral level 모델링, Module instantiation을 이용한 Structural ... modeling 방법 등을 실험하고, 설계한 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) 7-Segment Decoder- 7

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab06(예비) / 2021년도(대면) / A+

Logic을 설계 및 실험(Flip-Flop, Register, SIPO 등)하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) 플립 ... more than one always block.2. Materials and Methods가. 실험 장비HBE Combo-II SE3. Prelab(1) 조합(c ... Pre-reportSequential Logic 1날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential

리포트 | 16페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+

들도 설계하기 부적합하다.2. Materials and Methods가. 실험 장비HBE Combo-II SE3. Prelab(1) PROM, PAL, CPLD, FPGA에 대하 ... . 실험 이론(1) ASICa. ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL 등 ... 설계 변경호환성개발 기간PLD중~저저용이여러가지FPGA중저용이여러가지1주 이내Semi Custom고~중중불편보통 한가지1달 이상Full Custom고고불편한가지3달 이상(2

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(결과) / 2021년도(대면) / A+

주변 디지털 장치 제어를 실험하며 그의 controller를 설계한다. 또한 Behavioral level 모델링, Module instantiation을 이용 ... 한 Structural modeling 방법 등을 실험하고, 설계한 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) 7-Segment Decoder ... 하고, 4개의 7-Segment 중 어느 곳에 나타나게 할 것인지를 결정하는 방법으로 Dynamic 7-Segment의 제어기가 설계된다.(2) PIEZO- 주파수를 조정하여 소리

리포트 | 17페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab07(결과) / 2021년도(대면) / A+

Post-reportSequential Logic 2실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... Logic을 설계 및 실험하고, Finite State Machine 등을 설계 실습한 뒤, 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 ... 하여야 제대로 된 동작을 한다.5. Conclusion- Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험할 수 있다. Behavioral level

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] A+ 전자전기컴퓨터설계2 2주차(Schemetic)결과레포트(예비레포트포함,시립대)

전자전기컴퓨터설계실험 2결과 레포트실험 제2주(2021. 10. 12)Lab#02 『Xilinx Spartan3』 FPGA chip,『ISE』 digital design tool ... 학번 :이름 :Ⅰ.서론실험 내용: Xilinx ISE의 특징과 역할, 그 역할들을 이용하는 방법을 알아본다. 이번 2주차 실험에서는 Schemetic을 통해서 회로를 설계한후 ... FPGA에 적용하는 실험을 하였다.Ⅱ.실험방법1. Half adder를 Schemetic으로 구현하시오.1) 아래와 같이 schemetic을 만들 수 있다.2) 입력변수를 넣

리포트 | 10페이지 | 1,000원 | 등록일 2021.12.30 | 수정일 2022.01.03

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 9.LCDs - 예비+결과+성적인증 (서울시립대)

실험 목적1. Design various circuits in Verilog & verify circuits with their test fixtures 2. Practice ... , lcd_rw, output reg [7:0] lcd_data);reg [2:0] state;//LCD control signal을 저장하기 위한 reg이 ... , disp_onoff = 3'b011, line1 = 3'b100, line2 = 3'b101, delay

리포트 | 28페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.14

다운로드 장바구니
전전설1 6주차 (비대면,예비,전자전기컴퓨터설계실험) - 마디분석,메쉬 분석 및 중첩의 정리

전전컴설계실험 1실험 제7주마디분석,메쉬 분석 및 중첩의 정리1.개요2.예비보고서3.실험내용4.토론5.결론6.참고문헌1. 개요가. 실험의 목적노드, 메쉬, 중첩의 방법을 사용 ... 하여 회로를 분석하고 그 실험 결과를 PSpice로 분석한 결과와 비교한다나. 실험의 이론적 배경1. Nodal Analysis① Node: 두 개 이상의 회로 소자가 만나는 점 ... (ㄴ) 전류원을 0으로 두기 위해서는 open으로 취급③ 장점 : 회로 내에 여러 개의 소스를 가지고 있는 경우 이를 시각화하는 게 유용함.2. 예비보고서[6-1]Answer)위

리포트 | 17페이지 | 1,000원 | 등록일 2021.06.20

다운로드 장바구니
[비대면] 전자전기컴퓨터설계실험1 1주차 레포트 (시립대) (전전설)

전전컴설계실험-1예비리포트-1[1-1] 아래에 있는 저항의 값들이 어떻게 되는가?왼쪽 저항의 경우 첫번째 띠와 두번째 띠가 모두 자리값이 3인 주황색이고 세번째 띠가 갈색이 ... , multiplier인 세번째 띠는 갈색이므로 101이다. 따라서 180Ω이고 마지막 띠가 은색이므로 오차범위는 ±10%이다.[1-2] 아래의 Breadboard에 구현된 회로의 전체 ... 이 병렬연결되는 것과 같다. 즉, 왼쪽과 오른쪽에서 각각 저항 1개밖에 없는 loop가 만들어지고 이는 KVL을 위반하므로 위와 같이 연결하면 안 된다.실험 내용[1-1] 저항 1

리포트 | 8페이지 | 1,000원 | 등록일 2021.03.07

다운로드 장바구니
[비대면] 전자전기컴퓨터설계실험1 3주차4주차 통합 레포트 (시립대) (전전설1)

전전컴설계실험-1예비리포트-3실험 3주차 – 신호발생기 및 오실로스코프 사용법 2[추가 과제] 아래와 같은 RC회로가 있을 때= 10V, R=1Ω, C=1F 이다. t=0s ... 7] 회로를 다음과 같이 구성하시오.￭ 는 = 2V, f = 1kHz, Sine wave, Offset = 0V, Output setup = load(50Ω)￭ R = 50Ω실험 ... 에서 t=2s 동안 0.2sec 간격으로1) V(t)의 값을 계산하고 그래프를 그리시오.V(t)=(1 - ), t>0에서 문제 조건을 적용하면 V(t)=10(1 - )V(0)=10(1

리포트 | 9페이지 | 1,000원 | 등록일 2021.03.07

다운로드 장바구니
전전설1 3주차 (비대면,예비,결과,전자전기컴퓨터설계실험) - Matlab을 이용한 전기회로 분석

전전컴설계실험 1실험 제3주Matlab을 이용한 전기회로 분석1.개요2.예비보고서3.실험내용4.토론5.결론6.참고문헌1. 개요가. 실험의 목적본 실험에서는 과학과 공학 분야 ... 의 문제를 유용하게 해결할 수 있는 Matlab의 사용법을 익히고자 하는 것을 목표로 한다.나. 실험의 이론적 배경대부분의 필기는, 이론교안에 손필기해둔 것을 참고하도록 하고 여기 ... 서는 간단하게 꼭 알아두어야하는 코드,명령어만 기입한다.1) I, j 같은 경우에는, 기본값이 복소수이므로 유의해야한다2) function output = fine_name(input

리포트 | 24페이지 | 1,000원 | 등록일 2021.06.20 | 수정일 2021.06.30

다운로드 장바구니
[비대면] 전자전기컴퓨터설계실험1 2주차 레포트 (시립대) (전전설1)

전전컴설계실험-1예비리포트-2예비보고서[예비 1] Function Generator Agilent 33220A의 매뉴얼을 참조하여 다음 사항에 대해 조사하시오.- 발생시킨 정현파 ... 다.[실험 5] 다음과 같은 회로에 Function Generator로 VPP = 1V, f = 2kHz, Offset = 0V인 Sine파를 인가해주고 Oscilloscope로 RO ... 할만큼 큰 경우에 주로 High-Z를 사용한다는 것을 알 수 있다.[참고 문헌]서울시립대학교 에듀클래스 ‘전자전기컴퓨터설계실험1’수업 참고자료 Hyperlink "https://www

리포트 | 7페이지 | 1,500원 | 등록일 2021.03.07

다운로드 장바구니
전전설1 5주차 (비대면,예비,결과,전자전기컴퓨터설계실험) - 신호발생기 및 오실로스코프 사용법 2

전전컴설계실험 1실험 제5주신호발생기 및 오실로스코프 사용법 21.개요2.예비보고서3.실험내용4.토론5.결론6.참고문헌1. 개요가. 실험의 목적본 실험에서는 오실로스코프 및 함수 ... 발생기와 같은 기본 실험 장비의 사용방법을 숙지하기 위함이다. 이와 같은 오실로스코프와 함수발생기를 바탕으로 축전기와 인덕터 그리고 다이오드를 사용하여 기초회로를 설계하면서 수동 ... 이 표시되도록 오실로스코프를 설정한다.* 대부분의 실험은 위의 과정은 필요 없고 아래 과정만 수행하면 된다.1. MATH MENU 버튼을 눌러 Math 메뉴를 표시한다.2. 연산

리포트 | 30페이지 | 1,000원 | 등록일 2021.06.20

다운로드 장바구니
서울시립대학교 전전설2 9주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

(2) Xilinx ISE를 구동하기 위한 컴퓨터 or 노트북3. Reference (참고 문헌)- ADM1602K-NSW-FBS-3.3v.pdf- 전전컴실험2 교안PAGE \* MERGEFORMAT2PAGE \* MERGEFORMAT2 ... 실험에서 Verilog HDL언어를 사용하여 LCD장치 제어를 실험한다. LCD를 위한 controller module을 설계한다.Behavioral level 모델링 ... , Module instantiation을 이용한 Structural modeling방법 등을 실험한다.2. Materials & Methods (실험 장비 및 재료와 실험 방법)가. 수행

리포트 | 24페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.20

다운로드 장바구니
서울시립대학교 전전설2 9주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

tate를 나누어 가독성을 높여준 것을 확인할 수 있었습니다.4. Reference (참고 문헌)- ADM1602K-NSW-FBS-3.3v.pdf- 전전컴실험2 교안PAGE \* MERGEFORMAT- 22 - ... 연결- 실험결과2016440047 / Park Seung-Kyun(2) Results of Lab 2Text LCD에 학번과 이름을 출력하되 길거리 광고판처럼 글자가 왼쪽으로 한 칸 ... benchSimulation 결과Pin 연결- 실험결과기본 동작1 bit shift3 bit shift7 bit shift12 bit shift2. Discussion (토론)가. Data

리포트 | 27페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.11.08

다운로드 장바구니
서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

%84- 전전컴실험2 교안PAGE \* MERGEFORMAT2PAGE \* MERGEFORMAT2 ... 을 설계 및 실험한다. Finite State Machine를 설계 실습한다. Behavioral level 모델링, Module instantiation을 이용한 Structural ... 이 발생하면, 무조건 다음 주기는 출력이 0이 되도록 설정을 해주었습니다.부족한 점이 있다면, 연속적인 신호 입력이 발생하면 그 신호를 모두 해결하지 못하는 것입니다.설계 2) 세

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
전전컴설계실험1-Final Report

, 적분기, LPS)와 장치(Cooler, LED, Speaker)를 설계 제작한다.(2)Essential Backgrounds for this Lab1.Oscillator발진기 ... 는 차Hz1KHz(2)Power Supply-회로 설계-이번 프로젝트를 위해 +15V, -15V, +5V 전압을 얻기 위한 전원회로를 제작하는 과정이다. 전원회로는 우선 ... & purpose of this Lab이번 설계실험 Final Project를 통해 555-timer를 이용한 여러가지 장치들을 구성 할 수 있었다. Power Supply

리포트 | 19페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험1-Final Project PPT

네이버 블로그 위키피디아 구글 등 각종 인터넷자료 2013 전전컴설계실험 교안 프로젝트 목적 프로젝트 진행일정 구성 및 작동원리 Oscillator Power Supply 적분기 ... roject Report P 1 /15전자전기 컴 퓨터 설계실험 1 Experiments in Electrical Computer Engineering 1 Design ... Project 담당교수 : 천창율 교수님 담당조교 : 황병민 조교님 2009440138 정필웅 2 /15프로젝트 목적 프로젝트 진행일정 구성 및 작동원리 추가 설계 기능 설계에 필요한 부품

리포트 | 15페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
4주차 결과 전자전기컴퓨터설계실험3(2014.03.28.)

-Amp (2/2) (전전컴3)1. op-amp inverting 회로와 non-inverting 회로를 저항 2개만을 사용하여비교하고 설명하라.2. op-amp 의 기능 6가지를 설명 ... frequency vlaues.differential op-amp circuit 회로 설계저항 2개와 C 1개를 이용하여미분기 회로 설계.C=10nf , R=3K , Vin=1V주파수출력파형오 ... of output wave.integral op-amp circuit 회로 설계저항 2개와 C 1개를 이용하여적분기 회로 설계.C=10nf , R=3K , Vin=1V주파수출력파형

리포트 | 14페이지 | 1,500원 | 등록일 2014.07.01

다운로드 장바구니
Pre 1주차 통신공학설계 랩뷰 Labview1

하고 블록 다이아그램에서 문자열 길이로 연결시켜 준다. “한글의 경우 2byte space등도 1byte의 문자로 간주한다”라는 문제 3번의 설명처럼 ‘전전컴 설계’를 space ... Introduction………………………………………………1 실험목적………………………………………………………………………………………………….1 이론배경 ... …………………………………………….…16 Introduction 실험목적 이번 실험을 통해서 터미널, 노드, 와이어, 콘트롤, 인디케이터, 데이터 형식, 다양한 함수 등의 기본적인 Labview

리포트 | 17페이지 | 2,000원 | 등록일 2014.03.06 | 수정일 2025.04.11

다운로드 장바구니

이전10개 1 234 다음10개

파워링크

신청하기