"flip-flop회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리설계및실험 FPGA 카운터설계 쉬프터 레지스터 플립플롭의 기능 JK FLIP-FLOP 555 timer 순차 rs플립플롭 pspice

"flip-flop회로" 검색결과 441-460 / 958건

판매자 표지는 다운로드시 포함되지 않습니다.

[결과]실험7. Shift Register

②011000③001100④000110⑤000011①②③④⑤- 실험1에서는 J-K Flip-Flop을 이용하여 6BIT shifting register를 구성해보는 실험이었다. n개의 ... bit를 나타내는 shifing register를 구현하기 위해서는 n개의 Flip-Flop이 필요했다. 실험1은 먼저 clear입력을 주어 출력이 0으로 나타나게 한다. 그 다음 ... 지만 실험 3에서는 출력Q_A로 데이터가 Shifting 되면서 데이터가 순환되었다.2. 고찰이번 실험은 J-K Flip-Flop과 74HC96 IC 소자로 Shifting

리포트 | 5페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
실험 7. Shift Resister(예비)

으로 같이 동작할 때, 이 묶음을 레지스터라고 한다.예) 2진수로 된 4비트 데이터를 D Flip-Flop 4개에 저장할 때-레지스터를 이용한 회로를 설계/분석할 때는일반적인 순서 ... 회로의 설계/분석과는 조금 다르게 해야 함.-현재까지의 순서회로①상태가 010인지와 같이 D Flip-Flop 안에 저장된 값 자체가 중요.②상태에 따라 동작이 달라짐.-레지스터 ... 회로①레지스터 안의 값 보다는 레지스터 전체적인 동작이 중요②레지스터 값에 따라 동작이 달라지는 경우는 많지 않음.-Flip-Flop의 집합, n비트 레지스터 => n개의 Flip

리포트 | 2페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

다운로드 장바구니
동기순차 논리회로 해석 및 시스템 설계

에 의해서 출력신호가 영향을 받는 순차논리회로를 말한다. 플립플롭(Flip-Flop)은 클럭신호의 상승부(0에서 1로 되는 신호의 모서리)나 하강부(1에서 0으로 되는 신호의 모서리 ... )000110110101D(n)Q(n)01001101(a) 특성표(b) 특성식그림 6-3 D 플립플롭의 특성표와 특성식(예제 6-1) D 플립플롭과 게이트로 구성된 다음의 동기순차논리회로를 해석 ... 에 의해 순차회로에 입력신호가 들어왔을때 한 클럭후 차기상태가 어딴상태가 되는지를 나타내는 상태표를 작성하여 동기순차논리회로를 해석할 수 있다.표 6-1 그림 6-4 회로의 상태표현재

리포트 | 31페이지 | 5,000원 | 등록일 2017.12.31

다운로드 장바구니
실험1 프로젝트 전화번호입력 (2013년도 1학기)

하다.2. 소자특성 및 회로설계처음구성은 JK Flip-Flop을 이용해 카운터를 제작하려고 했다. 하지만 그렇게 되면 기판에올라갈 IC의 숫자와 배선, 효율 등이 한참 떨어지 ... 별 10진수를 표시한다.④ 7474‘Enter’만들어 사용하기 위해 D Flip-Flop을 결정했다.⑤ 74175역시 D Flip-Flop이지만, Quad D-FF로써 앞서 받 ... 신호를 받는회로인데, 카운터3개, D-FF 4개디코더, 세그먼트로 구성되었다.마지막 ‘10초 다운카운터’인데,9부터 0까지 NE555를 이용한 펄스발생기의 초당 1Hz의 계산에 맞게카운팅이 된다.전체적인 상황을 LED상으로 표시된다.4. 완성제품 및 고찰

리포트 | 20페이지 | 2,000원 | 등록일 2014.07.08

다운로드 장바구니
[컴퓨터공학기초설계및실험2 보고서] Traffic Light Controller

register (flip-flops) sequential circuitsCoding combinational circuitsFSM은 동작 방식에 따라 Moore FSM과 Mealy FSM ... 을 저장하고 있다._dff_rResettable D flip-flop with active low asynchronous reseto_logic현재 state의 값에 기반 ... flip-flop 2개로 연결되어 있다.7segmen decoder의 display content이다.flow summaryTotal logic elements 수는 3, Total

리포트 | 11페이지 | 1,500원 | 등록일 2015.04.12

다운로드 장바구니
실험 8. Counter(예비)

, 74HC90, 74HC47, 7 Segment4. 실험 절차● 2단 2진 Counter - 비동기식 Counter (첫 번째 실험)① 회로를 구성한다.? J-K Flip-Flop ... )① 회로를 구성한다.? J-K Flip-Flop을 통한 3진 값을 AND 게이트를 이용하여 확인③ 3개의 출력이 존재하므로 3개의 AND 게이트 사용● 7-Segment 표시기를 갖 ... )과 인코딩(Encoding)의 코드 변환 동작에 관해 실험하고 그 동작원리를 이해2. 주요 이론실험에서는 Flip-Flop을 이용한 Counter와 BCD Counter를 사용Flip

리포트 | 2페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

다운로드 장바구니
<논리회로실험>J-K플립플롭

J-K 플립플롭**전자공학과J-K flip-flop**Electronic EngineeringⅠ. 서 론1.1 J-K 플립플롭J-K F/F은 S-R F/F의 S=1, R=1인 ... 금지 상태에서도 동작하도록 개선한 회로이다. J-K F/F의 J는 S(set)에, K는 R(reset)에 대응하는 입력이다. J=1, K=1인 경우 J-K F/F의 출력은 이전 출력 ... 2.1 실험 과정: J-K 에지-트리거 플립플롭그림 4의 회로를 구성하여라. LED는 결과 논리를 보기 위한 것이며 출력이 LOW일 때 ON이 된다. PRE과 CLR는 비활성 레벨

리포트 | 4페이지 | 1,500원 | 등록일 2015.12.15

다운로드 장바구니
부경대 디지털회로실험 텀프로젝트(5진 동기식 업 카운터)

AND gate), 74HC32(Quad 2-input OR gate)74HC76(Dual J-K Flip-Flops), 74LS47(BCD-to-Seven Segment Decoder Driver)저항 330Ω, Ahode type FND ... 디지털회로실험텀 프로젝트 보고서[J-K 플립플롭을 이용한 동기식 카운터의 7-세그먼트 출력]조 :분 반:학 과:전자공학과학 번:이 름:담 당 교 수:1. 이론1.1 J-K 플립 ... 플롭R-S 플립플롭에서 S=1, R=1인 경우 불능 상태가 되는 것을 해결한 논리회로다. J는 S(set)에, K는 R(reset)에 대응하는 입력으로 J와 K의 입력이 동시에 1이

시험자료 | 5페이지 | 1,500원 | 등록일 2015.09.19 | 수정일 2019.06.10

다운로드 장바구니
플립플롭 실험 예비보고서

실험 예비보고서- 플립플롭(Flip-Flop) -1. 실험 이론플립플롭이란?플립플롭이란 1비트를 기억하는 논리소자이다. 특정 상태를 유지해준다. 두 개의 안정상태(0,1)중 하나 ... 는 보존해준다. 컴퓨터의 주기억장치나 CPU 캐시, 레지스터를 구성하는 기본 회로중 하나이다. 간단히 요약하자면 우리가 흔히 쓰는 메모리를 구성하는 기본 회로이다.(1) RS 플립 ... 았지만 JK 플립플롭에서는 허용한 회로이다. J=S, K=R 이라고 보면 된다. JK플립플롭은 입력이 J와 Q 그리고 클럭의 3가지가 NAND 게이트에 입력된다.

리포트 | 4페이지 | 1,000원 | 등록일 2015.04.24

다운로드 장바구니
4bit 가감산 계산기 설계

이 쉬운 것으로, 한 state에 대해한 flip-flop (one flip-flop per state)방법이라 하며 flip-flop을 많이 써서 회로는 비능률적이지만, 설계하는데 ... operation 3은 conditional branch로 별도의 신호가 필요하지 않아서 flip-flop 출력 Q4와 instruction register bits IR0와 AND를 해서 ... +BHHH4C, A←A-BHHH5No operationHLL나머지 micro operations회로에서는 8x4 Mux를 이용해 표현하였고 SEL 단자는 아래의 ‘전체 시스템 제어 블록

리포트 | 8페이지 | 2,000원 | 등록일 2013.05.28

다운로드 장바구니
디지털논리회로 비밀번호 일치,불일치 회로 시뮬레이션

을 세 번 하면 3이 표시되고Enter를 누르면 첫 번째 자리가 통과됨입력을 여덟 번 하면 8이 표시되며Enter를 누르면 두 번째 자리도 통과되면서JK Flip-flop을 통해 녹색 ... : 2013년 6월 20일전체회로도전원을 켜면 7-Segment에 0이 표시됨코인을 세 개 넣으면 노랑색 LED가 켜짐노랑 LED가 켜지면 다음 7-Segment에 0이 표시됨입력 ... 었습니다.그리고 펄스의 발생, 7-Segment 활용, BCD-7Segment 변환, Up-down Counter 등을 구체적으로 학습하고 찾아보며 회로를 구성하였습니다. 하지만 실제 번호

리포트 | 8페이지 | 1,500원 | 등록일 2014.05.16 | 수정일 2014.06.03

다운로드 장바구니
논리예비6 래치와 플립플롭

다. 영문으로 쓰는 경우에는 flip-flop이 아니고, 바이스터블 트리거 회로(bistable trigger circuit)라든가, 바이스터블 회로라고 하는 쪽이 일반적이다. 또 단안정 ... 실험 6. 래치와 플립플롭(Latch & Flip-Flop)1. 실험목적- 여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2. 실험이론74HC04, 74HC ... 입력이 비활성화될 때 출력 측으로 전달된다. 출력은 클럭이 다시 활성화될 때까지 그 값을 유지한다.2) Flip-Flop- 클럭을 입력받는 기억소자- 클럭에 따라 입력이 출력

리포트 | 6페이지 | 1,000원 | 등록일 2012.12.23 | 수정일 2013.11.07

다운로드 장바구니
논리회로실험) register/ shift register 예비보고서

하고, 특성을 실험으로 익힌다.2. 기본 실험 이론- 먼저 저번 시간에 사용했던 Flipflop에 대해서 알아보면, Flip Flop 은 2진수 1자리를 기억할 수 있게 해주는 순서 ... 논리 소자이고, 2진수 데이터를 처리하는데 기본이 되는 회로이다. Flip Flop은 clock에 따라 정해진 시점에서 입력을 주고, 출력에 저장하는 동기 식 순서논리소자이다. 이러 ... register를 사용한다.- shift register 회로- 다음은 shift register 회로의 모습을 그림으로 나타내었다. clock에 관련하는 flipflop과 S-R 입력하면 Q

리포트 | 3페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
디지털실험 - 실험 12. 쉬프트 레지스터 예비

, Flip flop 및 Register을 비교, 설명하라.(1) Latch입력신호가 쉽게 세트업, 홀드 혹은 인에이블 타임을 무시하는 회로의 기억소자로는 적합하지 않으며 또한 래치는 래치 ... 한다.- 원 리플립플롭이나 래치는 가장 기본적인 기억소자이며 계산기내에서 수치나 명령 등의 정보를 일시 기억해 회로로 사용되며 멀티비트를 저장할 수 있는 플립플롭을 레지스터 ... *예비보고서*10주차실험 12. 쉬프트 레지스터조13조1. 실험 이론- 목 적1) 쉬프트 레지스터의 구조와 동작원리를 이해한다.2) 쉬프트 레지스터를 이용한 카운터의 동작을 이해

리포트 | 19페이지 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
[컴퓨터공학기초설계및실험1 예비레포트] 비동기 계수회로

를 이해하고 동작 특성을 익힌다. 가산 계수회로와 감산 계수회로의 차이점을 익힘으로써 플립플롭의 응용 능력을 배양한다.원리(배경지식)비동기 계수회로는 플립플롭(flip flop ... 수 있으며 10진수로 최고 수는 2n-1이다.비동기 계수회로는 직렬 계수회로(serial counter)라고도 불리며, 그 이름대로 첫 단의 플립플롭에만 클럭 신호가 인가되며, 이 ... 컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:비동기 계수회로 (예비)예비보고서제목 및 목적제목비동기 계수회로(Asynchronous Counter)목적비동기 계수회로의 원리

리포트 | 3페이지 | 1,000원 | 등록일 2015.03.16

다운로드 장바구니
전전컴설계실험2-8주차결과

번 실험은 순차 논리 회로에 대해 기본 개념을 이해하고 Flip-Flop과 4-bit Shift Register의 순차 논리 회로를 직접 설계하는 과정을 통해 이론적인 내용과 실제 ... . 출력 신호가 입력 신호 또는 과거의 입력 신호나 논리 회로의 현재의 상태에 의해서 결정되는 논리 회로이다.-플립플롭(Flip-Flop)조합 논리 회로에서 출력 결과가 입력 ... -8주차 Post Lab#6-Sequential-Logic-Design-Ⅰ(Flip-Flop, Register and SIPO)학과전자전기컴퓨터공학부학번2009440138이름

리포트 | 16페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
실험 5. 래치와 플립플롭(예비)

실험 5. 래치와 플립플롭(Latch & Flip-Flop)1. 실험 목적여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2. 주요 이론(S-R Latch ... 이 될 것이다.? 실험 2,3) D F/F(gate 이용, IC이용)D Flip-Flop은 클락의 주기적 펄스가 있을 때 rising edge시점에서 약간의 딜레이 후 인풋과 똑같이 ... ,5) J-K F/F(IC 이용, IC이용)J-K Flip-Flop은 대강 보면 R-S Flip-Flop과 같은 것처럼 보이지만 R-S Flip-Flop은 S와 R의 값 둘 다 1

리포트 | 2페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

다운로드 장바구니
논리회로 동작, 논리회로 종류, 논리회로 분류, 논리회로 명령, 논리회로 간소화, 논리회로와 부울대수, 논리회로와 2단논리회로, 논리회로와 조합논리회로, 논리회로와 컴퓨터논리회로

가 1이 된다. 왼편에 있는 시간 함수 A(t+1)은 클럭 펄스가 가해진 후의 flip-flop A의 상태를 나타낸다.순서 논리 회로의 설계는 필요한 flip-flop의 종류와 개수 ... 를 결정하고 조합 논리 회로를 설계한 후에 flip-flop과 연결하여 회로를 구성하게 된다. 먼저 일반적인 설계 과정을 설명하고 예를 들어 순서 논리 회로를 설계하겠다.설계 과정 ... 로 변하는 과정은 화살표로 표시된다.3. 상태식(state equations)flip-flop의 상태가 변화하는 조건을 나타내는 식이 상태식이다. 식의 왼편에는 flip

리포트 | 18페이지 | 7,500원 | 등록일 2013.02.22

다운로드 장바구니
결과보고서 실험 5. 래치와 플립플롭(Latch & Flip-Flop)

하였고, 실험(2)에서는 클럭을 가지는R-S Flip-Flop이 Clock과 동기화된 회로를 살펴보았다. 실험(3)에서는 R-S Flip-Flop의 단점인 S,R=(1,1)인 입력 ... < 결과보고서 : 실험 5. 래치와 플립플롭(Latch & Flip-Flop) >< 목 적 >여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.< 실험 과정 및 ... 을 확인하였다.< 실험 고찰 >실험 5. 래치와 플립플롭(Latch & Flip-Flop)을 통하여 여러 종류의 flip-flop을 구성하여 그 동작 특성에 대하여 실험을 통하

리포트 | 3페이지 | 3,000원 | 등록일 2012.03.11

다운로드 장바구니
[디지털 설계 언어] [쿼터스 / Verilog 언어] Mealy Zero detector / Moore Model Fig 5 19 / D flip-flop

를 코딩하라.(reset 우선, 둘 다 active high)① D flip-flop with synchronous reset and synchronous set코드시뮬레이션 결과 ... 된다. 그러므로 이코드는 synchronous reset 방식이다.3. D flip-flopsynchronously resettable and synchronously settable DFF ... 에만 의존하여 출력되는 Moore Machine 이기 때문에 조합회로에서쓰이는 keyword인 assign을 사용하였고, assign 기호의 왼 쪽에는 net type만 올 수 있

리포트 | 6페이지 | 1,000원 | 등록일 2014.08.11 | 수정일 2016.06.13

다운로드 장바구니

이전10개 18 19 20 21 222324 25 26 27 다음10개

파워링크

신청하기