"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 401-420 / 4,682건

논리회로설계실험 프로젝트 라인트레이서

논리회로설계 프로젝트 설계 보고서1. 설계 배경 및 목표논리회로설계 수업을 진행하며 학습한 내용을 활용하여 목표에 따른 논리회로를 설계한다.line tracer 가 적외선 센서 ... 게 입력하면 스테핑 모터의 회전속도를 빠르게 할 수 있다.■ 스테핑모터의 특징1. 간단한 개회로(open loop)에서의 고정밀의 위치 제어가 가능하다.2. 기동, 정지의 특성과 응답 ... 할 수 있다.이번 실험에서는 ROM중에서도 프로그래밍이 가능한 PROM을 이용해 프로그래밍 한다.■ PROM(Programmable Read-Only Memory)입력 신호들이 인가

리포트 | 13페이지 | 2,000원 | 등록일 2015.04.17

다운로드 장바구니
기초전자회로실험1- 디지털공학 실험 논리게이트 1.2 예비 자료

[표 4-1]입력출력ABX001011101110[표 4-2]입력출력ABX001010100110[표 4-3]입력출력AX0110[표 4-4]입력출력AX0110[표 4-5]입력출력AX0011[표 4-6]입력출력ABX000010100111[표 4-7]입력출력ABX0000111..

리포트 | 6페이지 | 1,500원 | 등록일 2019.03.24 | 수정일 2019.03.29

다운로드 장바구니
아주대학교 논리회로실험 실험3 가산김.감산기 결과보고서

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험학 번:성 명 ... 한 연산을 하는 논리회로가 바로 전가산기이다.실험 31) 반감산기logic diagram결선도x=0, y=0x=0, y=1x=0, y=02) 진리표입력출력ABB(내림수)D(차 ... 수)*************1013) 분석이 실험은 반가산기의 회로를 미리 설계하였다. 그리고 그 예상 값을 구해와 실제로 회로를 구성하고 결과를 예상 값과 비교 해보았다. 결과

리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
<논리회로실험>J-K플립플롭

2.1 실험 과정: J-K 에지-트리거 플립플롭그림 4의 회로를 구성하여라. LED는 결과 논리를 보기 위한 것이며 출력이 LOW일 때 ON이 된다. PRE과 CLR는 비활성 레벨 ... 된다. 그림 7은 74LS76안에 있는 두 개의 플립플롭을 사용한 리플 카운터를 보여주고 있다. 회로를 구성하고 실험 결과에Q _{A}와Q _{B} 출력을 그려라.그림 72.2 실험 ... 으로 그림 13 모의실험. 입력 J(HIGH)-K(LOW), 출력 Q=LOW (녹색LED ON)- 회로 테스트 관찰:회로 구현 시 나타날 반응 토글과 같을 것이라고 예상했다. Q가 계속

리포트 | 4페이지 | 1,500원 | 등록일 2015.12.15

다운로드 장바구니
아주대 논리회로실험 실험2 CMOS회로의 전기적 특성 예비보고서

을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/03/20과목명: 논리회로실험교수명: 이정원분 반:학 번:성 명:2. CMOS회로의 전기적 특성실험목적 ... CMOS 회로의 전기적 특성 이해실험이론Logic levels & DC noise margins논리 소자의 logic level 판정 방식논리소자는 보통 0~1.5V의 전압을 LOW ... , 3.5~5V사이의 전압을 받을 때 HIGH로 인식한다.noise margin이란논리 회로의 동작을 방해하지 않는 입력 전압의 최대 허용 값이다. 입력전압과 출력전압의 차이로도볼

리포트 | 10페이지 | 1,000원 | 등록일 2016.09.21

다운로드 장바구니
<논리회로실험>D래치와D플립플롭

)에서 DC레벨을 관찰할 수 있을 것이다.그림 8. D플립플롭 테스트 회로그림 9. D플립플롭 테스트 회로 구성그림 10. D플립플롭 펄스 발생기 1 kHz2.2 실험 결과2.2.1 D래치 ... . D래치 회로 구성D래치는 Gated SR 래치(또는 Enabled SR 래치)에서 입력 S의 역(Inverse) R을 구현시키기 위해, 단순히 인버터를 추가한 것과 같다.1.2 ... 부품적색 LED, 녹색 LED, 7400 NAND게이트, 7404 인버터, 7474 D플립플롭, 330Ω 저항 2개, 1.0kΩ 저항 2개그림 6. 실험에 사용된 부품Ⅱ. 본 론2

리포트 | 4페이지 | 1,500원 | 등록일 2015.12.14

다운로드 장바구니
논리회로실험) ALU 결과레포트

결 과 보 고 서12 주차실험 11 : ALU1. 실험 과정- 본 실험의 목적은 ALU 회로의 논리와 특성을 이해하고, 그 이론을 바탕으로 실험을 통해 ALU 회로를 익히는 데 ... 있다. 실험은 Quartus II를 이용하여 회로를 구현하고, FPGA 에 연결하여 회로 결과를 확인하고 Modelsim을 이용하여 파형을 확인한다.* 본 실험에서는 ALU 회로 ... 를 구현하기 위해 Quartus II을 이용하여, 회로를 주어진 그림과 같이 구현하고 Modelsim과 DE2 - 115 에서의 동작을 확인한다. ALU 회로는 지난 실험

리포트 | 11페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
[A급자료] 아주대 논리회로실험 Quiz대비자료

1. 다음 그림은 CMOS의 입력 전압 값의 변화를 나타낸 것이다. 아래 그림에 CMOS의 출력이 High, Low, Abnormal 상태가 되는 구간을 표시하여라.(단, VCC= 5V, VIHmin= 3.5V, VILmax=1.5V, GND=0V이다)GND(=0)

시험자료 | 3페이지 | 3,500원 | 등록일 2016.07.09

다운로드 장바구니
회로실험I 결과보고서 - 논리 게이트 및 부울 함수의 구현

NAND Gate) ⋄ SN7402(Quad 2-input NOR Gate) ⋄ SN7486(Quad 2-input XOR Gate)실험(1) SN7408로 회로를 결선하고, 1 ... 7486 및 SN7404를 이용하여 회로를 구성하고, 각각에 대하여 진리표를 구성하라.고찰논리회로는 전적대에서 부울대수와 카르노프맵을 이용하여 기초적인 부분을 배우고 온 상태라, 기본 ... 실험준비물(1) 디지털 멀티미터(HP 34401A) 1개(2) 전원공급기(GW GPC-3020A) 1개(3) 오실로스코프(4) 브레드보드(WISH 206) 1개 ⋄ SN7404

리포트 | 6페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06

다운로드 장바구니
논리회로실험 설계 보고서

1 논리회로실험설계과제·REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)`(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 ... 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2012. 12. 17과목명: 논리회로실험 설계 ... 구조를 사용할 수 있다.4. 동시성, 타이밍 및 클럭킹은 모두 모델화될 수 있다. VHDL은 동기식뿐 아니라 비 동기식 순차 회로 구조도 처리한다.5. 한 설계에 대한 논리 연산

리포트 | 24페이지 | 4,000원 | 등록일 2013.11.25 | 수정일 2013.11.28

다운로드 장바구니
[논리회로 및 실험1 결과보고서] 실험 9. 연필자판기 결과보고서

결과보고서실험 9. 연필자판기과목명담당교수담당조교학과제출일학번/이름1. 실험목표* 주입된 ‘동전’의 양을 기준으로 하여 ‘연필’과 ‘거스름돈’을 지급하는 논리 회로의 설계와 구성 ... 및 결론이전까지의 실험은 논리회로에 대한 이론이나 기본적인 사항들을 익힐 수 있는 실험들이었다면 이번 실험부터는 무언가 지금까지 배운 이론들을 활용하여 실용적인 회로를 구성할 수 ... .* 실험 회로와 결과에 대한 보고서 작성2. 데이터 및 관찰내용모델-2 연필자판기의 진리표는 다음과 같았다.입력출력N1D1D2QPNCDC1DC200000

리포트 | 9페이지 | 1,500원 | 등록일 2019.04.26

다운로드 장바구니
회로실험I 예비보고서 - 논리 게이트 및 부울 함수의 구현

회로실험I 4주차 예비보고서실험 4. 논리 게이트 및 부울 함수의 구현목적?AND, OR, NOT, NAND, NOR, XOR, XNOR의 논리함수 개념과 Gate의 구조 및 ... 기능을 습득한다.? 부울 대수를 사용한 논리회로의 표현방식 및 등가회로를 익힌다.NOT(Inverter)- 하나의 입력과 출력을 가짐- 신호선과 논리기호의 접점에 작은 원을 그림OR ... 게이트- 입력 중 어느 하나 또는 두 개가 모두 1일 때출력이 1이 되는 논리회로AND 게이트- 두 입력이 모두 1일 때만 출력이 1- 한 입력이 1이고, 다른 입력이 0이

리포트 | 4페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06

다운로드 장바구니
논리회로실험. 실험3. 가산기 & 감산기

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2015.10.02과목명: 논리회로실험(결과보고서)교수명: 최연익교수님 ... *************001000110110100001010101001100110111100100001010010111010100101110111000111101100111010111111104. 실험1 전가산기 결과 분석이번 실험에서의 2비트 전가산기는 2비트 수 두 개의 합을 계산하도록 설계한 회로이다. 즉 ... _{2}의 진리표와 비교할 시 정확히 일치한다.실험2. 2비트 전감산기1. 예비보고서 결선도와의 비교- 반감산기와 전감산기는 반가산기와 전가산기의 회로에 NOT gate를 추가

리포트 | 14페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02

다운로드 장바구니
논리회로실험2014 -Adder Subtractor

*************00110110010101011100111111Full Adder는 3개의 입력과 2개의 출력으로 구성되는 논리회로로 1비트의 2진수 3개를 더하는 회로이다. 3개의 입력은 x, y, Ci (Carry in)으로 구성 ... omponent의 사용 방법을 학습한다.3) ISE Design Suite를 이용하여 설계한 회로를 simulate하여 정상 작동여부를 확인한다.2. Background1) Lab

리포트 | 18페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
논리회로실험-2014-Multiplex

하여 출력하는 논리 회로이다.2 ^{n}개의 입력 중에서 하나를 선택하여 하나의 출력선으로 내보내기 위해서는 최고 n비트의 선택입력이 필요하다. n개의 선택 입력에 의해 선택된 정보 ... 가 단일 출력선을 통하여 신호를 전송하는 회로이다.[ 그림 1 ] multiplexer이번 실험에서는 위와 같은 multiplexer를 VHDL로 설계하는 것이다. 실험에서 최종

리포트 | 7페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
논리회로실험. 실험6. Latch & Flip-Flop

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2015.10.30과목명: 논리회로실험교수명: 최연익 교수님분 반: 금 ... 요일도와 실제 실험 회로 비교.- 예비보고서의 결선도에서Q,{bar{Q}}의 표시가 안되있는데 8번핀과 11번핀이 각각Q,{bar{Q}} 이다.- 인에이블 S-R 래치를 구성하기위해 ... (t-1)0110:Reset1011:Set1111XX0Q(t-1)실험2. 인에이블 D 래치1. 예비보고서의 결선도와 실제 실험회로 비교- 인에이블 D 래치는 첫 번째 실험 S-R래치

리포트 | 13페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02

다운로드 장바구니
논리회로실험 2014 Digital clock

한다.2. Background이번 실험은 4MHz의 오실레이터 clock을 분주하여, 디지털 시계를 설계하고 RoV-Lab 3000을 이용하여 설계한 회로를 검증하는 것이 목적이 ... 1. Purpose 1) 4MHz의 오실레이터 clock을 분주하여, 시, 분, 초를 나타내는 디지털 시계를 설계한다.2) RoV-Lab 3000을 이용하여 회로 설계를 검증 ... 다. 먼저 RoV-Lab 3000의 기능 중에서 실험에서 사용하게 될 기능은 7 segment이다. library ieee;use ieee.std_logic_1164.all

리포트 | 11페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
논리회로설계실험 스톱워치 설계과제2 결과보고서

논리회로설계 실험 설계과제 보고서 #2Stopwatch실험 배경 및 목표VHDL을 이용한 여러가지 VHDL표현 방식에 대해서 이해하였으며 그에 따른 여러 조합회로와 순차회로 설계 ... 조합 논리 회로의 영역으로 구성한다. State machine은 밀리 머신과 무어 머신으로 구분된다.분주기 설정스탑워치에서 분, 초 초에 대하여 서로 다르게 분주기가 설정된 클록 ... 를 수행하였다. 순차회로에서 수행한 내용들이 stopwatch를 구현하는데 많이 사용되었으며 카운터 설계, finite state machine 설계 등이 있었다. 이와 같은 과제

리포트 | 9페이지 | 8,000원 | 등록일 2018.01.10

다운로드 장바구니
논리회로실험9. 멀티플렉서

논리회로실험 결과 보고서실험. 멀티플렉서를 이용한 조합 논리회로▶ 실험 데이터 및 관찰A>= B 경우의 2비트 비교기 진리표입력출력데이터연결A1A2B2B1X00001B’0 ... 아 하나의 출력을 결정하는 역할을 한다는 것을 실험을 통해 이해할 수 있었다.▶ 실험결과 정리.1) 그림9-4의 회로가 진리표의 상부 절반만을 올바르게 출력하고 하부 절반에 대해서 ... *************1001001101011011000011101000111001110101B’101101100111101111101111111▶ 실험 도면▶ 실험결과 정리.멀티플렉서

리포트 | 3페이지 | 1,000원 | 등록일 2012.09.08

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - 8-bit Signed Adder/Substractor, Multiplier

1. 관련이론? Adders→ Adds two N-bit binary numbers-2-bit adder: adds two 2-bit numbers, outputs 3-bit result-e.g., 01 + 11 = 100 (1 + 3 = 4)→ Can design u..

리포트 | 19페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니

이전10개 16 17 18 19 202122 23 24 25 다음10개

파워링크

신청하기