"입력회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로실험 아날로그 전자회로설계실습 atmega128 전기회로설계실습 적분기 및 미분기 op amp 프로젝트 건국대 rlc 병렬 다단증폭기 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"입력회로" 검색결과 381-400 / 25,406건

판매자 표지

[A+보장]한양대에리카A+맞은 레포트,회로이론응용및실험,OP Amp의 기본 특성

. 그러므로, 입력 단자에 다른 회로를 연결한다고 해도 입력 단자로 흐르고 있는 전류는 항상 0 으로 나온다. 또, 이상적인 OP amp의 출력 저항의 값은 0으로 나온다. 그래서 ... 다. OP amp는 적분, 가산, 미분과 같은 수학적인 연산을 회로에 적용할 수 있으며, 생 활속에서는 오디오 증폭기, 비디오 등에 많이 사용되고 있다. OP amp의 표기법은 아래 ... 의 그림과 같다.위의 그림에서 입력 단자는 +단자와 –단자가 있고, 출력 단자에는 두 입력 단자의 차이 전압을 증폭시킨 전압이 출력된다. 그러므로 출력 전압은 다음 식과 같고, 이 식

리포트 | 9페이지 | 2,500원 | 등록일 2024.05.20

다운로드 장바구니
이학전자실험 555 Timer_1

flip flop을 회로에 제공하는 요소로 작동할 수 있다.2) 555 Monostable Circuit555 Timer를 이용한 Circuit으로 두 개의 비교기 입력단을 보 ... ) Schmitt trigger슈미트 트리거는 위에서 논의한 히스테리시스의 속성을 나타내는 간단한 전자 회로로 비교기 또는 차동 증폭기의 비 반전 입력에 양의 피드백을 적용 ... 하여 히스테리시스를 구현한 비교기 회로이다. 아날로그 입력 신호를 디지털 출력 신호로 변환하는 능동 회로의 기능을 하며 비 반전 구성에서 입력이 선택한 임계 값보다 높으면 출력이 높고 입력

리포트 | 16페이지 | 2,500원 | 등록일 2025.02.24

다운로드 장바구니
판매자 표지

전기및디지털회로실험 실험 8. 숫자표시기와 응용 결과보고서

이 일치했다. (2) 7447을 사용하여 그림 6의 회로를 구성하라. (3) 구성된 회로의 입력에 0000~1111을 인가하여 숫자표시기에 나타나는 표시를 확인하라. 0000 ... 입력단자의 상태를 바꾸어가면서 회로의 동작이 어떻게 영향을 받는지 확인하고 이것이 보조입력단자의 기능설명과 부합하는지 관찰하라. LT=0, RBI=1, RBO=1 LT=1, RBI ... 개의 스위치를 사용하여 각 스위치를 눌렀을 때 해당하는 숫자를 7-세그먼트에 표시하도록 하는 회로를 구성하는 실험이었다. 8입력 3출력인 74148 인코더를 통해 출력된 3개

리포트 | 8페이지 | 1,000원 | 등록일 2024.03.12 | 수정일 2025.02.19

다운로드 장바구니
판매자 표지

[회로기초실험]연산 증폭기

한 입출력을 가진 연산증폭기 회로를 구성할 수 있도록 해준다. 일반적으로 두 개의 입력이 같은 상태에서 출력 값이 ‘0’으로 떨어지는 순간까지 R_offset을 조정하여 사용 ... 원리그림. 2의 부궤한 회로의 경우 초기에 아날로그 회로의 aliasing(일그러짐)제거에 사용되었다. aliasing 제거 원리를 간단히 설명하면, 먼저 출력 단위 값은 입력 ... 한 회로의 구성그림 3. 반전 증폭기의 회로구성반전 증폭기의 가장 기본적인 회로는 그림3. 과 같다.입력 전압을V _{i} ` , 출력전압을V _{0} , 입력단자(반전입력)의 전압을V

리포트 | 5페이지 | 2,000원 | 등록일 2024.01.28 | 수정일 2024.02.01

다운로드 장바구니
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 결과레포트 [참고용]

만 누를 때 두 명이 누를 때세 명이 누를 때네 명이 누를 때분석:입력이 2개 이상일 때 즉, 1이 2개 이상일 때 1이 출력되도록 회로를 구성했으며,버튼에 각각 A,B,C,D ... 입력에 대한 역할을 부여하였으며 제대로 동작한다. 무작위로 2개 이상의 버튼을 누르면 LED가 점등된다. 이 2가지 결과를 통해 해당회로가 올바르게 설계되었음을 실험적으로 검증 ... 되지 않았다.해당회로의 한계점은 고찰에서 다루겠다.(6) 반가산기 회로를 결선하고 입력에 대한 출력이 예상대로 나타나는지 확인하라.입력출력AnBnCnSn예상값측정값오차예상값측정값

리포트 | 9페이지 | 1,500원 | 등록일 2024.01.02

다운로드 장바구니
판매자 표지

전자공학실험 22장 연산 증폭기 특성 A+ 결과보고서

결과 보고서실험 22_연산 증폭기 특성과 목 명:전자공학실험1 실험 개요-연산 증폭기는 아날로그 회로에서 가장 널리 사용되는 회로이다. 일반적인 연산 증폭기는 차동 입력을 받 ... : 연산 증폭기의 슬루율 측정을 위한 회로연산 증폭기의 기본 특성 측정2연산 증폭기의 입력 및 출력 스윙 레벨을 구하시오. 음의 입력 단자에는 실험 절차1에서 구한 입력 공통 모드 ... 수 있다.연산 증폭기의 슬루율 측정1실험회로 2([그림 22-14])와 같이 회로를 구성하고, 입력 전압의 스텝 입력을 인가하되 스텝의 크기를 증가시키면서 출력 파형을 관찰

리포트 | 5페이지 | 2,000원 | 등록일 2024.05.13 | 수정일 2024.11.15

다운로드 장바구니
컴퓨터구조 ) 에지트리거형 플립프롭(D-, JK-, T-)의 특성을 비교하고 설명해보자

회로에서 사용되는 트리거는 크게 두 가지(레벨 트리거(Level Trigger)와 에지 트리거(Edge Trigger))로 나눌 수 있다.레벨 트리거는 입력 신호의 전압 레벨 ... 회로에서 사용되는 플립플롭의 가장 간단한 형태이다. D-플립플롭은 하나의 데이터 입력(D)과 하나의 클록 입력(CLK)을 가지며, D 입력이 클록 신호의 상승 에지(클록 신호가 0 ... 회로에서 사용되는 플립플롭의 한 종류이다. JK-플립플롭은 J 입력, K 입력 및 클록(Clock) 입력을 가지고 있으며, 클록 신호의 상승 에지에 따라 출력 상태가 변경

리포트 | 7페이지 | 3,000원 | 등록일 2023.12.14

다운로드 장바구니
판매자 표지

전전설2 실험 1 예비보고서

= 300Ω[2-4] 1-bit 반가산기와 전가산기에 대하여 논리 회로도 및 동작을 조사하시오.두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 ... 회로이다.Sum은 A와 B의 XOR 와 같고, Carry는 A와 B의 AND 와 같다.두 개의 입력 x, y와 밑의 자리로부터 올라오는 자리 올림수 z를 포함한 3개의 입력을 사용 ... 를 저장하는 state를 가지느냐의 차이를 가진다.조합회로(combinational) : combinational logic 회로의 경우 state를 저장하지 않기 때문에 입력값

리포트 | 8페이지 | 1,000원 | 등록일 2023.11.17

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 1

회로는 출력을 입력 쪽에 연결한 궤환(Feedback) 회로를 가지고 있으며, 이를 통해 출력이 논리 동작에 영향을 미친다. 순서 논리회로에는 플립플롭 외에도 뒤에서 배울 레지스터 ... 핀, 그라운드가 13번 핀인 것이 특징이다.- D 플립플롭은 입력이 두 번째, 2개의 출력이 각각 다섯 번째, 여섯 번째에 있는 것이 특징이다.4. PSpice 시뮬레이션 회로도 ... 디지털회로실험및설계 예비 보고서 #3( JK Flip-Flop 실험, D, T Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름1. 실험목표① D 플립플롭의 회로 구성

리포트 | 14페이지 | 3,000원 | 등록일 2023.09.22

다운로드 장바구니
판매자 표지

[알기쉬운 기초 전기 전자 실험 (문운당)] 17. 미분, 적분 회로 결과보고서 (A+)

[kHz]의 주파수를 갖는 구형파(Duty Cycle = 1/2)를 발생하도록 하여 회로에 인가하고, 이때 입력 구형파와 저항에 걸린 출력파형을 그려라.(3) 주파수를 1 [kHz ... [kHz]의 주파수를 갖는 정현파를 발생하도록 하여 회로에 인가하고, 이때 입력 정현파와 저항에 걸린 출력파형을 그려라.(5) 신호 발생기의 출력을 3 [V]의 진폭과 1 [kHz ... ]의 주파수를 갖는 삼각파를 발생하도록 하여 회로에 인가하고, 이때 입력 구형파와 저항에 걸린 출력파형을 그려라.(6) [그림 17-2]의 RC 직렬회로(R = 1 [kΩ], C

리포트 | 9페이지 | 2,000원 | 등록일 2023.12.31

다운로드 장바구니
판매자 표지

[A+예비보고서] 설계실습 1. Op Amp를 이용한 다양한 Amplifier 설계

점퍼선다수3. 설계실습 계획서3.1 센서 측정 및 등가회로출력신호가 주파수 2 KHz의 정현파인 어떤 센서의 출력전압을 오실로스코프 (입력임피던스 = 1 MΩ)로 직접 측정 ... 전압이 100 mV이었다.(A) 센서의 Thevenin 등가회로를 구하는 과정을 기술하고 센서의 Thevenin 등가회로를 PSPICE로 그려서 제출한다.Thevenin 등가회로 ... 저항에 걸리는 전압이 100mV peak to peak 이므로 , 이다. 이를 회로로 나타내면 다음과 같다.(B) 센서의 Thevenin 등가회로를 Function

리포트 | 10페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
[A+]아날로그및디지털회로설계실습 5장 결과보고서

amplifier) 를 이용한 적분기 구조의 Relaxation 타입 전압제어 발진기를 실습한다. 이 발진기는 적분회로에 인가 되 는 입력 전압의 크기에 따라서 출력전압이 일정한 값 ... 다. 2. 서론2-1) 슈미트 회로그림 1의 슈미트 회로는 Hysteresis한 특성을 갖는 비교기로 입력신호가 (-)에서 (+)로 증가할 경 우와 (+)에서 (-)로 감소할 경우 ... 의 입출력 특성이 서로 다르다. -VTH와 +VTH 사이의 전압이 입력 될 경우에는 출력이 회로가 이전에 상태(State)가 어디에 있었는 가에 따라서 출력 상태가 결정된다. 문턱 전압인 VTH는 같이 저항 R1과 R2에 결정된다.

리포트 | 7페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니
판매자 표지

중앙대 전자회로 설계 실습 예비보고서 11

amplifier 출력으로부터 Op Amp의 입력단자로 feedback시킨 회로를 구성해 보라. 이 때 =100Ω, =1kΩ으로 설정하라. 이에 대해 Simulation Profile ... .3)을 이용하여 전력 손실을 계산한다.그림 2(a) 회로에 =(2/π)=(2/π)12=7.639V를 인가하면 =7.639V로 입력전압과 같이 측정된다. 3.3(A)와 달리 crossover distortion이 없기 때문이다. 이때의 이다. ... 설계실습 11. Push-Pull Amplifier 설계3. 설계실습 계획서3.1 Classic Push-Pull Amplifier 특성위 왼쪽 회로와 같이 설계한 Push

리포트 | 7페이지 | 2,000원 | 등록일 2024.03.05

다운로드 장바구니
판매자 표지

기초회로실험2 미분회로와 적분회로

_{S} =1.0`V _{pp},f=1.0`kHz로 설정하여 회로에 입력한다. 이때 스코프의 두 채널을 통해 ‘두 채널 차이 측정법’을 사용하여 전압 파형을 확인하였고 파형 33-1 ... 가 증가함을 나타내며 회로의RC 시정수(0.113ms)가 입력파형의 주기(999.6μs)보다 짧기에 커패시터의 출력 파형은 미분 파형이다. 그리고 회로는 그대로, 주파수를 10.0 ... 실험 33미분회로와 적분회로I. 실험개요이번 실험에서는 RC 또는 RL 직렬회로에 사각파와 삼각파 전원을 공급함으로써 나타나는 회로의 출력 파형을 스코프로 관찰하였고 주파수

리포트 | 5페이지 | 2,000원 | 등록일 2024.01.11

다운로드 장바구니
판매자 표지

(인터넷과정보사회) 컴파일러와 인터프리터의 역할과 두 방식의 기능적 차이점을 구체적으로 서술하시오

다. 키보드는 PC에서 문자나 숫자를 입력할 수 있도록 넓은 판 위에 각 문자와 숫자, 특수 기호 등이 나열된 버튼이 달려있고, 그 아래를 분해해보면 각 버튼 아래 회로판에서 회로 ... 교과목명: 인터넷과 정보사회1. 컴파일러와 인터프리터의 역할과 두 방식의 기능적 차이점을 구체적으로 서술하시오. (1000자 내외, 10점)2. 컴퓨터를 구성하는 입력, 출력 ... . 컴파일러와 인터프리터의 역할과 두 방식의 기능적 차이점을 구체적으로 서술하시오.2. 컴퓨터를 구성하는 입력, 출력, 처리, 기억, 보조기억 장치의 역할을 각각 서술하고 각 장치에 포함

방송통신대 | 5페이지 | 2,000원 | 등록일 2023.03.14

다운로드 장바구니
판매자 표지

전자회로실험_홍익대_실험3

을 반대로 바꾸면 음의 반주기를 통과하는 반파 정류회로로 동작한다.전파정류회로(Full-wave recifier)전파 정류회로는 입력 정현파의 양의 반주기와 음의 반주기를 모두 통과 ... 이 500mV가 되도록 설정하고 입력전압의 진폭에 따른 출력전압을 관찰한다.6. 다이오드의 애노드와 캐소드의 위치를 바꾸고 위의 방법대로 실험하여 음의 반주기 정류회로를 측정한다. ... 반파 정류회로(Half-wave rectifier)PN 접합 다이오드의 단방향 전류흐름(애노드->캐소드) 특성을 이용하는 회로이다.그림 2-1(a)의 회로에서 다이오드의 방향

리포트 | 6페이지 | 3,000원 | 등록일 2024.08.31 | 수정일 2025.04.01

다운로드 장바구니
판매자 표지

6주차_5장_예비보고서_클리퍼회로

을 계산하고 측정한다.실험에 필요한 이론적 배경클리퍼(리미터) 회로클리퍼 회로란, 입력되는 파형의 특성 레벨 이상이나 이하를 잘라내는 회로를 뜻한다. 이러한 과정은 보통 저항 ... 다.)실험회로 및 시뮬레이션 양의 클리퍼는 양의 반주기 동안에 입력 파형을 적절한 DC 값으로 잘라내는 기능을 하는 회로이다. 양의 클리퍼는 다이오드의 음극이 적당한 양의 DC값 ... (VBIAS)으로 바이어스 되어 있는 회로이며 보통 VBIAS 값은 입력의 진폭 값보다 작게 선정한다.처음 반주기 동안에는 다이오드의 음극이 이미 양의 값 VBIAS로 바이어스 되

리포트 | 20페이지 | 4,000원 | 등록일 2023.11.30

다운로드 장바구니
판매자 표지

콜렉터 공통 증폭기 및 다단 증폭기 특성

Amplifier)왼쪽의 결과는 2단증폭기 회로의 입력 전압과 출력 전압을 측정한 결과이다. 입력 전압은 Base에 가해지며 출력전압은 오른쪽 BJT의V _{CE}로서 얻어진다. 이번 ... Simultation]전류가 어떻게 증폭되는지 확인하기 위하여 회로에 프로브를 설치했다. PR1이 입력전류이고 PR2는 T1의 Collector전류이고 PR3은 최종 출력전류이다. PR1에서 PR3로 갈수록 전류가 점점 증폭되는 것을 확인할 수 있었다. ... 실험 . 콜렉터 공통 증폭기 및 다단 증폭기 특성제출일: 년 월 일분 반학 번조성 명● 실험 목적1. 콜렉터 공통 증폭기(common-collector amplifier)의 입력

리포트 | 2페이지 | 1,000원 | 등록일 2024.04.26

다운로드 장바구니
판매자 표지

아날로그 및 디지털 회로 설계 실습 결과보고서9 4-bit adder 회로설계

gate를 이용한 다단계 전가산기 회로를 토글 스위치와 LED를 추가하여 설계 및 구현하여라. 구현된 회로의 입력 단자와 출력 단자의 전압을 측정하여 아래의 표에 기술하여. 측정 ... 다른 입력 값에 대해 구현된 회로의 입력단자와 출력 단자의 전압을 측정하여 스위치와 LED값과 일치하는지 확인한다.2-bit adder회로는 위와 같이 구현하였다. 2번 실험 ... 중 0을 입력으로 주고 싶을 때에 어째서 ground를 입력하는 것이 아니라 그냥 open된 회로 상태로 유지하면 다른 값이 나타나는지 정확한 이유는 알 수 없었으나, 빵판 내부

리포트 | 15페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24

다운로드 장바구니
판매자 표지

7장 중첩의 정리 예비보고서 A+ 레포트

면 Homogeneity를 만족한다고 할 수 있다. Additivity란 그림 1.b와 같이 회로의 입력이 A + B일 때의 출력이 A에 대한 출력과 B에 대한 출력의 합과 같음을 의미한다.선형성이란 ... 그림1은 A가 입력일 때 X를 출력으로, B신호가 입력일 때 Y가 출력인 시스템이다. Homogeneity 는 입력이 실수 배로 증폭되면 출력 또한 실수 배 증폭이 되어 출력 ... 되는 것을 말한다. 예를 들어, 그림 1.a에서 시스템의 입력이 A일 때 출력이 X이다. 이 때, 입력이 2배 증폭된 2A가 되고 출력 또한 2배 증폭된 2X가 되

리포트 | 8페이지 | 2,000원 | 등록일 2023.11.15

다운로드 장바구니

이전10개 15 16 17 18 192021 22 23 24 다음10개

파워링크

신청하기