"입력회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로실험 아날로그 전자회로설계실습 atmega128 전기회로설계실습 적분기 및 미분기 op amp 프로젝트 건국대 rlc 병렬 다단증폭기 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"입력회로" 검색결과 441-460 / 25,406건

판매자 표지

전자회로설계실습 9번 예비보고서

전자회로설계실습(예비보고서 - 9)소 속담당 교수수업 시간편 성학 번성 명설계실습 9. Feedback Amplifier 설계1. 목적피드백을 이용한 증폭기의 동작을 이해 ... 한다. 입력이 전압이고 출력도 전압인 Series-Shunt 구조의 피드백 증폭기와 입력이 전압이고 출력은 전류인 Series-Series 구조의 피드백 증폭기를 설계하고 실험한다.2 ... : 1개3. 설계실습 계획서3.1 Series-Shunt 피드백 회로 설계(A) 그림 1 회로를 simulation하기 위한 PSPICE schematic을 그린다. 전원 전압원

리포트 | 8페이지 | 1,000원 | 등록일 2024.08.16

다운로드 장바구니
판매자 표지

[A+결과보고서] 설계실습 2. 전원의 출력저항, DMM의 입력저항

)): 1대Digital Multimeter(이하 DMM, 220V 교류전원 사용): 1대1. 서론DMM을 이용하여 건전지의 출력저항과 DMM의 입력저항을 측정하는 회로를 설계 ... 이번 실험에서는 건전지의 내부저항과 DMM의 입력저항을 측정하는 회로를 설계, 제작, 측정하였다. 실험을 통해 6V 건전지의 내부저항이 매우 작음을 확인하려 했으나 예상했던 결과 ... 전기회로설계실습 결과보고서설계실습 2. 전원의 출력저항, DMM의 입력저항측정회로 설계이름(학번):조 번호:실험 조원:실험날짜:제출날짜:요약. 건전지의 출력저항과 DMM의 입력

리포트 | 6페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
판매자 표지

전기공학머신러닝 실험 6. 모스펫 응용회로 및 주파수 특성 결과보고서

회로를 결선하고 함수발생기의 전압 (게이트 입력 전압)을 0으로 한 상태에서 E_MOSFET의 드레인 전압을 측정하고, 드레인 저항에 흐르는 전류를 측정하시오.표 SEQ 표 ... 2항의 결과와 비교 검토하시오.-3번 문항: 회로를 그림 3의 회로와 같이 E-MOSFET 증폭기를 구성하여 커플링과 바이패스 캐패시터를 사용하여 입력 신호를 증폭하여 동작점 ... 증폭기 회로의 주파수 응답을 평가하는 데 중점을 두었으며, 특히 정현파 입력이 인가될 때 출력 전압과 위상 응답이 서로 다른 주파수에 걸쳐 어떻게 변하는지 실험했다. 실험 전반

리포트 | 12페이지 | 1,000원 | 등록일 2025.02.09

다운로드 장바구니
실습 10. 7-segment_Decoder 회로 설계

스위치를 추가하여 설계한다. 10가지 다른 입력값에 대해 구현된 회로의 입력 단자와 출력단자의 전압을 측정하여 토글 스위치 값과 일치하는지 확인하여라.0~9까지의 십진수 출력 ... 실험의 목적은 7-segment의 type을 구분하고, Decoder를 이용한 구동회로를 설계함으로써 그 동작을 이해하는 것이 목적이다. 먼저 Decoder에 4비트 입력이 주어졌 ... 을 때 적절한 조합논리회로를 거쳐 출력값들을 제공한다. 또, 이들은 7-segment의 입력단자에 입력값으로 이용되어 LED를 통해 10진수 숫자를 표현하게 된다. 7-segment

리포트 | 6페이지 | 1,000원 | 등록일 2023.10.17

다운로드 장바구니
중앙대학교 전자회로설계실습 결과보고서 9 - 피드백 증폭기 (Feedback Amplifier)

하였으며  와 같은 관계 따라서 설계한 Series-Shunt 피드백 증폭기 회로의 입출력이  식를 성립함을 확인하였다. 또한 입력저항과 부하저항의 저항값 변화 ... Series-Shunt 피드백 증폭기를 구현하고 입력전압의 변화에 따른 출력전압의 변화를 측정하였다. 입력전압이 증가함에 따라 출력전압이 약 2의 기울기로 증가함을 확인 ... 와  사이의 노드 전압을 측정한 뒤 전압값과 저항값(+)을 이용하여 전류를 계산한 결과 입력전압이 커짐에 따라 LED에 흐르는 전류가 증가하고 LED의 빛

리포트 | 9페이지 | 1,000원 | 등록일 2024.11.02

다운로드 장바구니
판매자 표지

전전설2 실험1 결과보고서

.01 = 300Ω[2-4] 1-bit 반가산기와 전가산기에 대하여 논리 회로도 및 동작을 조사하시오.두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출 ... 하는 논리 회로이다.Sum은 A와 B의 XOR 와 같고, Carry는 A와 B의 AND 와 같다.두 개의 입력 x, y와 밑의 자리로부터 올라오는 자리 올림수 z를 포함한 3개의 입력 ... 에 입력값에 대해 곧바로 출력이 결정된다.- 출력값이 0과 1의 입력값에 의해서만 결정되는 회로- 정보를 기억하는 회로를 가지고 있지 않은 게이트들의 집합예 : 덧셈기, 반가산기, 전

리포트 | 8페이지 | 1,000원 | 등록일 2023.11.17

다운로드 장바구니
판매자 표지

실험 13_공통 게이트 증폭기 결과보고서

]에 기록하고, 입력-출력 전달 특성 곡선을 [그림 13-10]에 그리시오.[표 13-2] 실험회로 1의 입력-출력 전달 특성 확인을 위한 측정 데이터입력 전압출력 전압 (v _{o ... .02Vcut-off6V12.02Vcut-off[그림 13-10] 실험회로 1의 입력-출력 전달 특성 곡선[그림 13-10] 실험회로 1의 입력-출력 전달 특성 곡선(PSpice ... 을 인가한다. 이때 공통 게이트 증폭기 회로의 입력-출력 전압의 크기를 [표 13-4]에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 입력 전압(v _{sig})과 출력

리포트 | 7페이지 | 1,500원 | 등록일 2023.01.31

다운로드 장바구니
판매자 표지

실험 07_이미터 팔로워 결과보고서

_{o}의 DC 전압을 측정하여 [표 7-2]에 기록하고, 실험회로 1의 입력-출력 전달 특성 곡선을 [그림 7-9]에 그리시오.[표 7-2] 실험회로 1의 입력-출력 전달 특성 확인 ... 을 위한 측정 데이터(측정값)[표 7-2] 실험회로 1의 입력-출력 전달 특성 확인을 위한 측정 데이터(PSpice)[그림 7-9] 실험회로 1의 입력-출력 전달 특성 곡선[그림 ... 7-9] 실험회로 1의 입력-출력 전달 특성 곡선고찰 : [표 7-2]의 측정값과 PSpice를 비교하여 보면 0V일 때를 제외하고는 거의 근사하게 나왔고, [그림 7-9]도 0V

리포트 | 10페이지 | 1,500원 | 등록일 2023.01.31

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 7차 예비보고서

딜레이를 측정할 수 있는 방법에 대해 조사하고, 딜레이를 가장 정확하게 측정할 수 있는 방법의 실험 방법을 설계한다.전파 지연 시간은 논리회로가 입력신호를 받고서 출력 결과 ... 를 설계한다.디코더(decoder): n개의 binary input 정보를 2n개의 output으로 나타내는 combinational 회로디코더의 진리표는 아래와 같다.입력출력입력 A ... 아날로그 및 디지털 회로 설계 실습예비보고서설계실습 7. 논리함수와 게이트소속전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜2023.11.02제출날짜2023.11.021

리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
판매자 표지

건국대학교 전기전자기초실험2 다이오드1 예비레포트+결과레포트

하여 회로를 안정시켜주는 역할을 한다.모의실험 1. 다이오드1. 그림 1-1과 그림 1-2의 회로를 LTspice를 이용하여 구현하시오. (다이오드 1N4001를 사용하고, 입력 ... -1의 회로에서 직류 전원 V1 를 증가시켜 아래 표의 모든 데이터를 기록하시오. VZ는 제너 다이오드 D1의 양단 전압이며, IZ 는 다이오드로 입력되는 전류이다.V [V]00 ... .51.01.52.02.53.03.54.0VZ [V]IZ [mA]그림 2-2의 회로에서 직류 전원을 증가시켜 입력전압에 따른 VL 및 IL을 아래의 표에 기록하시오.VL 은 R2

리포트 | 9페이지 | 4,500원 | 등록일 2024.09.15

다운로드 장바구니
판매자 표지

중앙대 전자회로 설계 실습 예비보고서 1_Op Amp를 이용한 다양한 Amplifier 설계

을 오실로스코프(입력임피던스 = 1㏁)로 직접 측정하였더니 peak to peak 전압이 200㎷이었고 센서의 부하로 10㏀ 저항을 연결한 후 10㏀ 저항에 걸리는 전압을 역시 오실로스코프 ... 로 측정하였더니 peak to peak 전압이 100㎷이었다.(A) 센서의 Thevenin 등가회로를 구하는 과정을 기술하고 센서의 Thevenin 등가회로를 PSPICE로 그려서 ... 제출한다.Thevenin 등가회로에서 직렬로 연결된 전압원을 V, 저항을 R이라고 한다. 오실로스코프에 연결하여 측정하였을 때, volt division에 의한 식으로 나타내

리포트 | 8페이지 | 2,000원 | 등록일 2024.03.05 | 수정일 2024.03.11

다운로드 장바구니
중앙대 전자회로설계실습 결과보고서9

1. 실습4.1 Series-Shunt 피드백 증폭기의 구현 및 측정(A) 3.1(a)에서 설계한 Series-Shunt 피드백 증폭기 회로를 구성한다. 입력저항 1kΩ, 부하 ... 전압에 따른 출력전압의 변화과 같이 회로를 구성한 후 에 입력전압에 따른 출력전압의 변화를 기록하였다.(B) 입력저항 10kΩ, 부하저항 ... - 2.24V 4.24V 6.27V 8.04V 10.2V 12.0V표 1.   ,   일 때, 입력전압에 따른 출력전압의 변화 의 회로

리포트 | 7페이지 | 1,000원 | 등록일 2024.03.26

다운로드 장바구니
판매자 표지

실험 24_연산 증폭기 응용 회로 2 결과보고서

및 결과 보고적분기적분기 회로(-) 전압 인가하는 방법1. 실험회로 1([그림 24-6])과 같이 적분기 회로를 구성한다. 입력의 크기는 10mV로 고정하고, 주파수를 lkHz ... ] 적분기 회로의 측정 결과입력의 크기입력 주파수단위 이득 주파수기울기출력의 크기0.5V1kHz370896.540.01m107mV0.5V50kHz301135.940.01m39mV0 ... -15]에 보드 선도를 그리시오.[표 24-2] 미분기 회로의 측정 결과입력의 크기(V)입력 주파수단위 이득 주파수기울기출력의 크기(mV)0.51kHz152.7891u9.60.550

리포트 | 6페이지 | 1,500원 | 등록일 2023.01.31

다운로드 장바구니
[2024/A+]서울시립대_전전설3_실험4_결과

토론가) 결과 분석１) 실험1-1은 다른 진폭을 갖는 두 입력전압에 대해서, 실험 1-2는 같은 진폭을 갖는 두 입력전압에 대해서 OP Amp의 출력 신호를 측정하는 것이 ... 으로는 더 커지지 않았다.나) 토론１) 실험 결과를 통해 Instrumentation Amplifier가 입력 신호의 차이를 효과적으로 증폭시키는 역할을 수행함을 확인하였다. 그러나 ... 실제 측정된 값이 이론 값과 차이가 나는것을 고려할 때, 회로의 안정성과 노이즈에 대한 영향을 고려해야 한다.２) 노이즈와 오프셋 에러를 최소화하기 위해 회로의 설계와 구성을 더

리포트 | 16페이지 | 2,000원 | 등록일 2025.03.10

다운로드 장바구니
판매자 표지

전자공학실험 24장 연산 증폭기 응용 회로 2 A+ 결과보고서

([그림 24-6])과 같이 적분기 회로를 구성한다. 입력의 크기는 1V로 고정하고, 주파수를 1kHz~1MHz까지 [표 24-1]과 같이 변화시키면서 출력의 크기를 측정하여 [표 24 ... 1.실험 개요-이 실험에서는 연산 증폭기를 이용한 응용 회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 미분기 및 적분기 등의 피드백 회로를 구성 ... 하고, 연산증폭기의 특성이 응용 회로에 미치는 영향을 파악한다. 2.실험 절차 및 결과 보고 ■ 실험회로 1 : 적분기 회로■ 실험회로 2 : 미분기 회로적분기1 실험회로 1

리포트 | 9페이지 | 2,000원 | 등록일 2024.05.13 | 수정일 2024.11.15

다운로드 장바구니
판매자 표지

논리회로및실험 레포트

하는 입력이며 ‘1’의 값을 가질 때 해당 열이 선택됩니다.2) 동작3) 회로5 X 7의 Dot LED 4개를 사용하고 있고, 행과 열의 데이터 라인을 공통으로 사용하고 있는 모습 ... UART 2 와 USB는 공통의 FPGA 디바이스 핀 제어가 가능합니다.3) 회로USB에서 입력되는 데이터 핀이 FT232 디바이스를 통해 바 로 FPGA 디바이스로 연결되어 있 ... 논리회로및실험 결과레포트20000001 임0000000000학부1. 실습목표: 1)HBE-Combo II-DLD Kit의 부품 중 7개를 조사하고 이해한다.2) Quartus

리포트 | 15페이지 | 1,000원 | 등록일 2024.07.14

다운로드 장바구니
판매자 표지

기초회로실험 - OP-AMP증폭실험

[REPORT]■과목명:기초회로실험■■■■■실험 : OP-AMP증폭실험1. 실험개요가. 기초 이론연산증폭기는 2개의 입력단자와 한 개의 출력단자를 갖는다. 두 입력단자 전압간 ... 되어 있고 전압이득은 다음과 같다.A= {V _{out}} over {V _{in}} =1+ {R _{1}} over {R _{2}}라. 가산기가산기 회로의 2개 이상의 입력신호 ... -LSI741C OP-AMP나. 실험절차1. 그림 9-6의 회로를 결선하고, 741에 전원을 공급하여 입력단에V _{max} =1[V], 60[Hz]의 정현파를 인가할 때 출력 파형

리포트 | 7페이지 | 3,000원 | 등록일 2025.03.20

다운로드 장바구니
판매자 표지

[A+보장]한양대에리카A+맞은 레포트,논리회로설게및실험,Decoder & 7-segments 실험

되는 회로이다. 예를 들어서 8개의 입력이 있다고 하면  개라고 표현할 수 있다. 여기서 3개가 출력된다는 의미이다. 인코더를 회로에서 사용되는 이유는 인코더는 어떤 정보 ... encoder은 의 진리표를 참고하여 회로를 그릴 수 있다. OR 게이트 소자인 74LS32 2개로 그린 회로가 들어가는 입력 신호가 4개이고 출력 신호가 2개인 ... 는 코드 정보의 특정한 요소들로 표현되는..3. EncoderEncoder은 Decoder와 반대로 동작하는 디지털 기능이다. 주로 입력 신호를 컴퓨터에서 사용하는 언어인

리포트 | 7페이지 | 2,500원 | 등록일 2024.05.21

다운로드 장바구니
판매자 표지

[A+보장]한양대에리카A+맞은 레포트,논리회로설계및실험, Decoder & Encoder 실험

고르게 되면 이에 대한 n개의 출력으로 2진수의 정보가 출력되는 회로이다. 예를 들어서 8개의 입력이 있다고 하면  개라고 표현할 수 있다. 여기서 3개가 출력된다는 의미이 ... 로 그린 회로가 들어가는 입력 신호가 4개이고 출력 신호가 2개인 처럼 그려진다. 을 보면 4x2 encoder를 위해서 그린 블록도에서 a3,a2,a1,a0의 입력이가 입력으로 들어가고 있고, 출력이 b1,b0으로 나오는 것을 확인할 수 있다. ... 하는 디지털 기능이다. 주로 입력 신호를 컴퓨터에서 사용하는 언어인 2진수로 바꾸어서 컴퓨터 내부에서 사용할 수 있는 코드로 변경할 수 있도록 한다. 인코더는  개의 입력 중에서 하나

리포트 | 8페이지 | 2,500원 | 등록일 2024.05.21

다운로드 장바구니
[A+]아날로그및디지털회로설계실습 6장 결과보고서

전자회로 설계실습설계실습 6. 위상 제어 루프(PLL)4조 결과보고서요약: 위상 제어 루프를 설계하고 출력신호가 입력신호와 같아지는지 특성을 확인하였다. function ... 출력 위상의 차이 로 주파수의 차이는 이 되므로 위상 고정이 되었다는 것은 입력과 출력 주파수가 같아진다는 것을 말한다.(B) PLL 회로위상제어루프 회로는 1. 위상 검출기, 2 ... . 루프 필터, 3. 가변 발전기의 요소를 가진다.그림 SEQ 그림 \* ARABIC 1 PLL 회로 구성(a) 위상 검출기위상 검출기는 발진기의 입력과 출력 파형의 위상을 비교

리포트 | 19페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니

이전10개 18 19 20 21 222324 25 26 27 다음10개

파워링크

신청하기