"입력회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로실험 아날로그 전자회로설계실습 atmega128 전기회로설계실습 적분기 및 미분기 op amp 프로젝트 건국대 rlc 병렬 다단증폭기 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"입력회로" 검색결과 281-300 / 25,406건

전자회로실험 과탑 A+ 결과 보고서 (실험 22 연산 증폭기 특성)

결과 보고서실험 22_연산 증폭기 특성과목학과학번이름1 실험의 이론적 해석기본적인 연산 증폭기 회로(실험회로 1)연산 증폭기(op-amp)는 두 입력 단자 간의 전압 차이를 증폭 ... 아도 높은 출력 전압을 생성할 수 있다.op-amp의 출력 전압은 입력 전압 차이에 op-amp의 전압 이득을 곱한 값이다. 일반적인 op-amp 회로에서 출력 전압은 다음과 같이 ... 하는 특성에 맞게 출력 전압을 조정할 수 있다.2 실험 절차 및 결과연산 증폭기의 기본 특성 측정1. 실험회로 1([그림 22-11])에서 연산 증폭기 입력의 공통 모드 전압 범위

리포트 | 10페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

전자공학실험 23장 연산 증폭기 응용 회로 1 A+ 결과보고서

의 DC 전압을 측정하여 [표 23-1]에 기록하시오.(실험회로 1에서 R1=10kΩ, R2=20kΩ일 때 입력 파형과 출력 파형. 여기서 더 높은 파형=출력)입력=70mV 일떄입력 ... =90mV 일떄입력=110mV 일떄[표 23-1] 실험회로 1의 반전 증폭기의 이득(R2=20kΩ일 때)입력의크기[mV]양의 단자의 DC 전압[V]음의 단자의 DC 전압[V]R1 저항 ... =100kΩ일 때 입력 파형과 출력 파형. 여기서 더 높은 파형=출력)입력=70mV 일떄입력=90mV 일떄입력=110mV 일떄[표 23-1] 실험회로 1의 반전 증폭기의 이득(R2

리포트 | 6페이지 | 2,000원 | 등록일 2024.05.13 | 수정일 2024.11.15

다운로드 장바구니
전자회로실험 과탑 A+ 결과 보고서 (실험 21 차동 증폭기 심화 실험)

로, 신호 증폭과 공통 모드 신호 제거를 위한 고급 회로 구조를 가지고 있다. 주요 동작 원리는 다음과 같다:1. 입력 트랜지스터 (M1, M2)- M1과 M2는 입력 신호 V_G ... -공통 모드 제거: 공통 모드 제거비(CMRR)가 높아 입력 신호의 공통 성분(잡음 등)을 효과적으로 제거한다.-정전류 안정성: M3과 M4가 정전류를 유지하여 회로의 안정성을 보장 ... 한다.응용- 고속 신호 처리, 연산 증폭기의 입력단, 데이터 변환기(ADC/DAC) 등 다양한 아날로그 회로에서 사용된다.이 회로는 높은 선형성과 잡음 억제 특성으로 고성능

리포트 | 8페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

전자회로실험- 예비보고서 - 공통소오스 증폭기

.597mA = 7.3573Ω 이다. 즉, R0=RD가 나옴을 알 수 있다. (4) 실험회로 1에 제시된 공통 소오스 증폭기의 전압 이득, 입력 임피던스 및 출력 임피던스를 이론 ... 과 목 : 전자회로실험 과 제 명 : 공통 소오스 증폭기 전자회로실험 예비보고서 #7 실험 9. 공통 소오스 증폭기 1. 예비 보고 사항 (1) NMOS의 소신호 등가회로에 대 ... 해서 설명하고, gm과 ro는 드레인 전류와 어떤 관계인지 유도하시오. -> [NMOS 소신호 등가회로] NMOS의 소신호 등가회로는 비선형성을 지닌 MOSFET의 작동을 선형 증폭

리포트 | 5페이지 | 2,500원 | 등록일 2025.03.20

다운로드 장바구니
판매자 표지

아주대학교 물리학실험2 정류회로(A+)

방향일때는 5.5MΩ으로 측정되었지만 역방향일 때는 0Ω으로 측정되었다. 우선 실험1에서는 변압기의 특성을 알아보았다. 이는 회로를 구성할 때 1차코일에 가해진 입력전압이 2차코일 ... 이번 실험은 정류회로를 구성해 교류로 주어진 전압을 직류로 변환하는 실험이었다. 정류회로의 기본 원리는 다이오드를 이용하여 교류 전압의 한쪽 방향만을 흐르게 하는 것이 ... 에 유도된 전압으로 코일의 권선비를 유추하는 실험이었다. 입력전압은 4.969V였고 출력전압은 2.466V, -2.478V 였다. 이를 통한 실험 결과, 각 2차 코일의 권선비

리포트 | 9페이지 | 1,000원 | 등록일 2024.10.04

다운로드 장바구니
판매자 표지

[A+]건국대 전기전자기초실험 10주차 예비 및 결과 레포트

: 위상차 :회로의 이론적인 차단주파수를 구하고 입력전압의 주파수를 차단주파수와 같게 변경한 후 ②을 반복하시오.v_i 최대값 : 4.996 V v_o 최대값 : 3.780 V 시 ... 차를 기술하시오.최대값 : 최대값 : 시지연 : 위상차 :회로의 이론적인 차단주파수를 구하고 입력전압의 주파수를 차단주파수와 같게 변경한 후 ②을 반복하시오.최대값 : 최대값 ... 출력 의 배수로 변화시키면서 아래의 그래프를 완성하시오.(입력전압 주파수 = )(4) 모의실험 2 – 2차 고역 통과 필터다음과 같은 회로에 관하여 모의실험을 하고자 한다

리포트 | 48페이지 | 7,500원 | 등록일 2024.05.21 | 수정일 2024.05.27

다운로드 장바구니
판매자 표지

아날로그및디지털회로설계실습 결과보고서6

아날로그 및 디지털 회로 설계실습결과보고서 66. 위상 제어 루프(PLL)요약:6-4-1) PLL 회로를 회로도와 같이 설계하고 측정 5Vpp, 5kHz의 입력파형을 넣어준 결과 ... Filter), 가변 발진기(Voltage Controlled Oscillator)의 3가지 요소로 구성된 회로이다. 위상 검출기는 발진기의 입력과 출력 파형의 위상을 비교하여 그 차이 ... 로 세 경우 모두 입력전압과 큰 차이가 없지만 회로의 noise 성분 때문에 조금 커지는 양상을 보였다.전반적으로 실험의 결과는 잘 나와서 만족스러웠다. 다만 시험기간이 걸려 자료

리포트 | 14페이지 | 1,000원 | 등록일 2025.06.29

다운로드 장바구니
판매자 표지

[A+보장]한양대에리카A+맞은 레포트,논리설계실험,디지털 IC 개요, 조합논리회로,Combinational Logic Circuit

한다.1-1)논리 회로디지털 속의 전자공학에서 회로는 이산 값을 가지는 변수를 처리하는 일종의 회로망이다. 하나 이상의 이산값을 가지는 입력단자, 하나 이상의 이산 값을 가지는 출력 ... 단자, 입출력사이의 관계를 나타내는 기능적 사양, 입력 값의 변화와 이에 따른 출력 값의 응답시간 사이의 지연을 나타내는 타이밍 사양을 가진다. 디지털 논리회로는 조합회로와 순차회 ... 로 분류된다. 조합회로는 현재의 입력 값에 의해서만 출력 값이 결정되는 회로이고, 예를 들어 논리 게이트가 있다. 순차회로는 현재의 입력 값과 바로 전의 입력 값에 의해 출력 값

리포트 | 9페이지 | 2,500원 | 등록일 2024.05.21

다운로드 장바구니
판매자 표지

전자공학실험 17장 능동 부하가 있는 공통 소오스 증폭기 A+ 예비보고서

의 입력 파형과 출력 파형*교재에 나와있는 회로의 소자값들을 그대로 사용했을 때 전압 이득이 10V/V 이상이 출력되지 않아 전압 이득이 10V/V에 최대한 가까워지게 값을 조정해본 ... 와 출력 신호, 그리고 전압 이득을 구해보았다.ㄴv_sig의 파형ㄴM_1의 게이트 전압 VgsㄴM_1의 드레인 전압 Vdsㄴ입력 파형ㄴ출력 파형4구현한 회로의 입력 저항과 출력 저항 ... kㄴ입력 전압ㄴ출력 전압ㄴ출력 전류6 예비 보고 사항(1) [그림 17-5]의 실험회로를pi모델을 사용하여 소신호 등가회로로 표현하고, 입력단에서 바라본 회로의 입력 저항 Rin

리포트 | 13페이지 | 2,000원 | 등록일 2024.04.09 | 수정일 2024.11.15

다운로드 장바구니
판매자 표지

[전기전자실험1] 브릿지 정류회로(2)

는 도통되고 음(-)의 주기는 차단 시킴으로써 양(+)의 파형을 가지는 것을 말한다. 와 같은 회로에서 교류전 압 v(t) = Vm sinωt가 주어졌을 때, 입력파형과 출력파형 ... 을 비교하면 와 같 이 나타낼 수 있다.a. 반파정류회로b. 입력 - 출력 파형출력전압의 주파수와 최대값은 입력전압의 주파수와 최대값이 같다. 정류기 중에서 입력 신호의 반주기동안 ... 하여 교류의 +, - 어느 반 사이클에 대해서도 정류를 하고, 부하에 직 류 전류를 흘리도록 한 회로이다.은 전파 정류회로의 입력과 출력파형이다.출력신호의 기본주파수는 입력의 2배

리포트 | 8페이지 | 2,500원 | 등록일 2024.10.04

다운로드 장바구니
디지털공학개론(디지털IC의 기본 특성, 조합논리회로와 기본플립플롭회로)

를 가지므로 데이터 저장을 위해 메모리 요소에 사용된다. 플립플롭은 조합논리회로에서 발생한 출력을 다시 입력으로 피드백(feedback)하는 원리를 활용하여 출력이 입력이 되 ... 를 비교해 정리하면 그 내용은 아래의 [표3]과 같다.조합논리회로순서논리회로출력현재 입력 값에 따라 변함현재 입력 상태 값과 이전 상태 값에 따라 변함메모리입력 값의 변화에 따라 출력 ... 는 데이터 입력을 나타내는 말로 플립플롭회로에 입력되는 정보를 의미한다. 디지털 시스템에서 0 또는 1의 데이터 비트가 전송될 때 이것이 DEF로 작용하며 데이터 입력은 회로의 동작을 초기화하거나 변경하는 역할을 한다.

리포트 | 4페이지 | 2,000원 | 등록일 2024.01.16

다운로드 장바구니
판매자 표지

7주차_29장_예비보고서_선형 연산 증폭기 회로

기 회로에서 DC 전압과 AC 전압을 측정한다.- 연산증폭기를 사용하여 만든 다양한 증폭기와 전압이득을 계산한다.실험에 필요한 이론적 배경- 연산증폭기연산증폭기는 반전 입력단자 ... 다. 또 각 입력 신호마다 원하는 크기의 전압이득을 갖도록 하면서 이들을 합하는 회로를 만들 수 있다.- 반전 증폭기연산증폭기의 기본적인 회로구조의 하나로서, 다음의 그림과 같 ... 전류의 가중 합계와 같다. 가중값은 입력선에서 회로소자 (보통 저항) 의 값에 의해서 주어진다. 입력이 오직 1개인 때는 증폭기는 단순한 스케일러로 된다.실험 회로도 및 시뮬레이션

리포트 | 11페이지 | 4,000원 | 등록일 2023.11.30

다운로드 장바구니
판매자 표지

[A+결과보고서] 설계실습 8. 인덕터 및 RC회로의 과도응답(Transient Response)

, function generator, DMM을 통해 RL회로의 시정수와 시정수의 의미, 입력 사각파에 대한 인덕터의 전압변동과 그에 따른 저항 전압의 변동에 대해 확인하였다. RL회로 ... 회로를 설계하고 이를 측정하는 방법을 설계한다. Offset voltage의 변화를 통해 RL회로에서 인덕터 전압의 의미를 추론하고 입력전압, 저항전압, 인덕터 전압 사이의 관계 ... 확인하였다.실험 4.1에서 RL회로에 high = 1 V, low = 0 V, duty cycle = 50 %, 입력 주파수 10 kHz인 사각파를 입력하였을 때 계산한 시정수 실험

리포트 | 8페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
판매자 표지

인코더와 디코더 회로 예비 보고서(고찰포함)A+

를 decoder(복호기)라 고 한다.디코더디코더는 코드화 된 입력을 출력으로 변환하는 다중-입력,다중-출력 논리회로이다. 입력코드의 수는 일반적으로 출력코드보다 적은 수를 가진다. 디코더 ... 는 조합회로로서 n개의 binary 입력신호로부터 최대2^n개의 출력신호를 만들 수 있다.회로의 enable 입력이 존재한다면 반드시 정상적인 논리출력을 얻기 위해서는 enable ... 신호가 회로에 인가되어야 한다. 그렇지 않으면 모든 입력 data의 디코더 맵은 disabled되어 단일상태의 출력이 얻어진다.인코더(Encoder)인코드는 입력으로 10진식

리포트 | 5페이지 | 2,000원 | 등록일 2024.04.19 | 수정일 2024.04.21

다운로드 장바구니
판매자 표지

에너지변환실험 A+레포트_정전압회로, 사이리스터 특성

한다.사이리스터의 기본적인 동작특성과 응용회로를 이해한다.2. 이론정전압은 입력전압 출력 부하전류 그리고 온도에 무관하게 일정한 직류 출력전압을 제공하는 회로로서 정전압 전원회로에 인가 ... , 함수 발생기, 저항, 전선, 빵판, 집적회로 패키지4. 실험 과정실험1) 정전압 IC 기본회로 실험? 정전압 IC 7805를 이용하여 기본회로를 구성한다.? 입력전압V _{i ... }는 직류전원공급기를 이용하고, 회로구성 처음에는 0V가 되도록 한다.? 오실로스코프는 듀얼모드를 이용하여 CH1은 입력전압V _{i}, CH2는 출력전압V _{o}를 동시에 측정할 수

리포트 | 6페이지 | 2,000원 | 등록일 2024.04.04

다운로드 장바구니
판매자 표지

건국대학교 전기전자기초실험2 트랜지스터2 예비레포트 결과레포트

)모의실험을 위하여 구성한 LTspice의 회로 사진을 첨부한다.그림 2-1 회로를 구성하고 Vin을 크기 100mV, 주파수 10kHz인 정현파로 입력한 후 입력 전압과 출력 전압 ... 100mV, 주파수 10kHz인 정현파로 입력한 후 입력 전압과 출력 전압 파형을 도시하시오.실험 1. 트랜지스터 바이어스 회로그림 1-1의 회로를 구성하시오. (NPN ... 전기전자기초실험2 결과보고서 – 트랜지스터 2학번이름이론학습트랜지스터 증폭 회로 종류에 대해 조사하시오.양극성 트랜지스터 증폭 회로고전압 신호,전류를 증폭할 때 사용공통 증폭

리포트 | 13페이지 | 4,500원 | 등록일 2024.12.26

다운로드 장바구니
판매자 표지

성결대 논리회로실습 기말고사

)^7^8..FILE:BinData/image1.bmp..FILE:BinData/image2.bmp..FILE:Contents/section0.xml논리회로 실습의 중요성이론의 실질 ... 적 사고력과 문제 해결 능력을 기를 수 있습니다.하드웨어와 소프트웨어 통합 학습논리회로 설계는 하드웨어와 소프트웨어 간의 상호작용을 이해하는 데 필수적입니다.산업 실무와의 연계 ... 게이트를 이용한 간단한 회로 설계.부울 대수 및 간소화카르노 맵(K-map)을 이용한 논리식 간소화와 그 구현.조합 논리 회로 설계반가산기, 전가산기, 디코더, 멀티플렉서, 디

시험자료 | 4페이지 | 45,000원 | 등록일 2024.12.06

다운로드 장바구니
판매자 표지

전기및디지털회로실험 실험 3. 부울대수와 논리조합 결과보고서

들 간의 상관관계를 숙지한다. 3. 실험 결과 (1) 그림 7과 그림 8의 회로를 구성하여 스위치의 상태에 따라 LED 발광상태가 변하는 것을 확인하라.(이하 모든 실험에서 입력 ... 은 여기서의 스위치 회로를 사용하여 실시한다.) 그림 7의 입력이 모두 0일 때 그림 7의 입력이 모두 1일 때 그림 8의 입력이 모두 0일 때 그림 8의 입력이 모두 1일 때 그림 ... 원래 수식과 단순화된 수식을 각각 구성하고 실험을 통해 진리표를 작성하라. 예비보고서3 간소화 전 회로 예비보고서3 간소화 후 회로 입력 예상값 실제값 오차율 입력 예상값 실제값

리포트 | 10페이지 | 1,000원 | 등록일 2024.03.12 | 수정일 2025.02.19

다운로드 장바구니
판매자 표지

전자회로실험 - 예비보고서 - 연산 증폭기 기본실험

}가 되는 지점의 대역폭 (3) 실험회로2와 같이 구성하고, PSpice를 이용하여 10mV와 2V 크기의 스텝입력을 각각 인가하였을 경우의 출력 파형을 그리고, 슬루율을 구하시오 ... 과 목 : 전자회로실험 과 제 명 : 연산 증폭기 기본실험 전자회로실험 예비보고서 #11 실험 20. 연산 증폭기 기본실험 1. 예비 보고 사항 (1) 이번 실험에서 사용 ... 하고자 하는 연산 증폭기의 데이터시트를 보고, 다음 사항에 대한 파라미터 들을 구하시오. - 전압 이득 : 50 ~ 200 - 입력 전압 스윙 레벨 : ±13 V - 공통 모드 제거비

리포트 | 5페이지 | 2,000원 | 등록일 2025.03.20 | 수정일 2025.03.25

다운로드 장바구니
판매자 표지

논리설계 및 실험 11 레포트 (베릴로그 HDL 2)

실습 용어 및 이론: HDL은 Hardware Description Language의 줄임말이며 FPGA 또는 집적회로를 설계할 때 쓰이는 언어를 뜻한다. 즉 ... , 회로도를 작성하는 것이 아닌 프로그래밍을 하듯이 언어 형태로 전자 회로를 구성 할 수 있다. 회로를 디자인하는 synthesis와 시뮬레이션을 할 수 있는 Test bench ... 로 구성이 되었으며 모듈단위로 설계한다. VHDL도 회로를 설계할 수 있는 언어이다. 학교에서 FPGA로 설계를 진행 할 때는 HDL을 사용한다.

리포트 | 6페이지 | 2,000원 | 등록일 2025.01.20

다운로드 장바구니

이전10개 10 11 12 13 141516 17 18 19 다음10개

파워링크

신청하기