[회로기초실험]연산 증폭기
- 최초 등록일
- 2024.01.28
- 최종 저작일
- 2024.01
- 5페이지/ 한컴오피스
- 가격 2,000원
* 본 문서(hwp)가 작성된 한글 프로그램 버전보다 낮은 한글 프로그램에서 열람할 경우 문서가 올바르게 표시되지 않을 수 있습니다.
이 경우에는 최신패치가 되어 있는 2010 이상 버전이나 한글뷰어에서 확인해 주시기 바랍니다.
소개글
"[전자기초실험]연산 증폭기"에 대한 내용입니다.
목차
1. 실험 목적
2. 실험 이론 및 원리
3. 실험 이론 및 원리
4. 실험 방법
5. 실험 결과
6. 토의 사항
본문내용
1.1. 연산증폭기(Operational Amplifier)
아날로그 계산기에서 수학적 ‘연산(operation)’을 수행하는데 쓰였기 때문에 붙여진 이름으로, 근래에 들어 그 용도가 넓어지고 모노리식 제조길수에 의해 값이 싸짐에 따라 실질적으로 전자공학의 모든영역에 확산되어 이용되고 있다. 연산 증폭기란 매우 높은 이득을 가진 하나의 직결 증폭기이며, 외부적 귀환을 이용하여 그 이득과 임피던스 특성을 제어하도록 한 것이다.
연산 증폭기를 구성하고 있는 내부의 트랜지스터의 경우 각각의 제조공정에 발생하는 오차를 가지고 있으며, 1번 핀과 8번 핀에 연결된 저항 R_offset의 기능은 이러한 오차를 조절하여 정밀한 입출력을 가진 연산증폭기 회로를 구성할 수 있도록 해준다. 일반적으로 두 개의 입력이 같은 상태에서 출력 값이 ‘0’으로 떨어지는 순간까지 R_offset을 조정하여 사용한다. 현재 생산되는 연산증폭기의 대부분은 offset기능을 제공하고 있으며, 출고 전이미 offset에 대한 조절이 완료된 상태로 판매되고 있는 연산 증폭기도 있다.
참고 자료
없음