"입력회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로실험 아날로그 전자회로설계실습 atmega128 전기회로설계실습 적분기 및 미분기 op amp 프로젝트 건국대 rlc 병렬 다단증폭기 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"입력회로" 검색결과 301-320 / 25,411건

판매자 표지

전자회로 A+ 실습과제 한양대 에리카

시오. (x축은 log scale, y축은 dB scale.) 위 회로를 AC simulation을 수행하여 주파수 특성을 구하시오. (ac 입력 크기는 1로 설정. 아래 모든 ac ... simulation 시 동일함.) 위 회로를 통해서 구한 그래프를 분석해보면, 입력 주파수가 낮은 주파수에서 높은 주파수로 이동함에 따라서 출력 신호의 크기가 점차적으로 감소 ... . (입력파형은 트랜지스터의 gate 전압. 출력파형은 load resistor 10M의 전압임.) 입력은 760mV로 동일하지만, 출력은 2.2에선 4.64V로 측정되었고, 이 회로

리포트 | 41페이지 | 8,000원 | 등록일 2024.09.10 | 수정일 2025.08.14

다운로드 장바구니
판매자 표지

전기및디지털회로실험 실험 6. 논리조합회로의 설계 결과보고서

으로 4번, 8번문항은 진행하지 않았으며 모든 문항에서 입력이 모두 0일때와 1일때에만 결과를 측정하였다. (1) 예비보고서 1항의 회로를 결선하고 원래의 진리표와 일치하는지 확인 ... 은 실험 지시사항으로 진행하지 않아 생략한다. (5) 예비보고서 5항의 회로를 결선하고 그 결과가 설계요구조건에 부합하는지 확인하라. 입력이 모두 0일 때 입력이 모두 1일 때 입력 ... 을 회로를 결선하고 입력에 대한 출력이 예상대로 나타나는지 확인하라. 입력이 모두 0일 때 입력이 모두 1일 때 입력 예상신호 실제신호 A B C S C S 0 0 0 0 0 0

리포트 | 15페이지 | 1,000원 | 등록일 2024.03.12 | 수정일 2025.02.19

다운로드 장바구니
판매자 표지

인하대 기초실험 설계 - Op amp 정의 및 증폭 예비보고서

전압간의 차이를 증폭하는 증폭기이기에 입력단은 차동증폭기로 되어있다. 연산 증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로 연산자의 의미에서 연산증폭기라고 부른다 ... 를 합한 결과가 된다.이제 가산회로를 해석하여 보면 이 단자는 가상접지에 연결되어 있으므로 반전입력단자로 흘러 들어가는 전류는 거의 없으므로 각 입력전압에 의한 각각의 전류는 다음 ... _1 + V_2 over R_2 + V_3 over R_3 ) `R_f `출력전압은 입력전압의 합과 같다. 따라서 이 회로를 가산기 회로라고 부른다. 상기 식은 전체 응답은 부분응답

리포트 | 8페이지 | 2,000원 | 등록일 2024.02.24

다운로드 장바구니
판매자 표지

에너지변환실험 A+레포트_연산증폭기

된 것처럼 작동한다. 반전 증폭 회로의 입력 단자에서 전류I _{1}이 흐르는데 OP Amp의 큰 임피던스로 전류가 흐르지 않는다.I _{1}=I _{2}I _{1} = {V ... _{in크면 출력은 양의 포화전압+V _{CC}가 되고, 비반전 입력이 반전 입력보다 작으면 출력은 음의 포화전압-V _{EE}가 되는 동작특성을 갖는다. 비교기회로에서는 입력전압 ... 적인 관계를 가지므로 비선형 연산 증폭기 회로이다.-가산기: 다수의 입력전압을 가산하여 출력전압으로 나타나게 하는 연산증폭기를 이용한 기본적인 연산회로이다. 가산기회로에서 입력이 1

리포트 | 9페이지 | 2,000원 | 등록일 2024.04.04

다운로드 장바구니
판매자 표지

Verilog 언어를 이용한 Sequential Logic 설계_예비레포트

는 그림과 같은 플립플롭 회로이다. 그 동작은 입력 D에 “1”이 가해지고 클록 펄스가 입력 T에 인가되면 출력 Q에는“1”이, 에는 “0”이 출력된다. 다음에 D가 “0”일 때 ... 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산기능의 조합 기능같은 기본적인 ... 다.[1]2) Hardware Description Language (HDL)IEEE 1364로 표준화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어

리포트 | 6페이지 | 1,500원 | 등록일 2025.09.17

다운로드 장바구니
판매자 표지

아주대학교 물리학실험2 정류회로(A+)

방향일때는 5.5MΩ으로 측정되었지만 역방향일 때는 0Ω으로 측정되었다. 우선 실험1에서는 변압기의 특성을 알아보았다. 이는 회로를 구성할 때 1차코일에 가해진 입력전압이 2차코일 ... 이번 실험은 정류회로를 구성해 교류로 주어진 전압을 직류로 변환하는 실험이었다. 정류회로의 기본 원리는 다이오드를 이용하여 교류 전압의 한쪽 방향만을 흐르게 하는 것이 ... 에 유도된 전압으로 코일의 권선비를 유추하는 실험이었다. 입력전압은 4.969V였고 출력전압은 2.466V, -2.478V 였다. 이를 통한 실험 결과, 각 2차 코일의 권선비

리포트 | 9페이지 | 1,000원 | 등록일 2024.10.04

다운로드 장바구니
A+ 전자회로설계실습_Op Amp를 이용한 다양한 Amplifier 설계

Analysis 사용. Inverting amp의 입력, 출력단자에 voltage level marker를 연결하고 시뮬레이션 수행.)회로에서 출력이 1Vpp인 Inverting ... , 조건을 만족하는 회로는 유일하지 않음).V1은 입력파형과 위상은 같으나 크기는 10배 증폭되었고, V2는 위상만 반전되었다. 이러한 두 신호의 합이 출력되려면 V1을 첫 번 ... 째 inverting amplifier의 입력으로 하고, 그 amplifier의 출력을 아래 회로도와 같이 V2와 함께 두 번째 inverting amplifier와 직렬로 연결하면 된다.아래 회로도의 출력을 계산하면 으로 주어진 조건을 만족시킨다.

리포트 | 9페이지 | 1,000원 | 등록일 2024.08.21

다운로드 장바구니
판매자 표지

성결대 논리회로실습 기말고사

논리회로 실습의 중요성이론의 실질적 이해논리 게이트, 플립플롭, 카운터 등 기초적인 디지털 논리를 실질적으로 구현하며 이론의 이해를 심화할 수 있습니다.문제 해결 능력 향상실습 ... 중 발생하는 오류를 디버깅하며 논리적 사고력과 문제 해결 능력을 기를 수 있습니다.하드웨어와 소프트웨어 통합 학습논리회로 설계는 하드웨어와 소프트웨어 간의 상호작용을 이해하는 데 ... , NAND, NOR, XOR, XNOR 게이트를 이용한 간단한 회로 설계.부울 대수 및 간소화카르노 맵(K-map)을 이용한 논리식 간소화와 그 구현.조합 논리 회로 설계반가산기

시험자료 | 4페이지 | 45,000원 | 등록일 2024.12.06

다운로드 장바구니
판매자 표지

A+ 연세대학교 기초디지털실험 6주차 결과보고서 Finite State Machine

0. 들어가며Sequential Logic 회로는 현재의 입력뿐만 아니라 이전 출력에 따라 출력을 생성하므로, Combinational Logic 회로보다 더 복잡한 경우가 많 ... 다. 이러한 Sequential Logic 회로의 동작을 더 명확하게 설명하기 위해 Finite State Machine (FSM) 개념이 필요하다. 먼저 FSM의 정의와 유형 ... 을 알아본 후, 상태 전이 표를 살펴본다. 이어서 Verilog HDL을 통해 FSM을 기반으로 한 순차 논리 회로의 예제를 설계하고, 올바르게 동작하는지 확인한다.1. 이론1.1

리포트 | 14페이지 | 1,500원 | 등록일 2025.02.19

다운로드 장바구니
판매자 표지

[알기쉬운 기초 전기 전자 실험 (문운당)] 17. 미분_적분_회로 예비보고서 (A+)

17-1]과 같은 RC 회로에 정현파 입력전압 Vg(t)를 가하고 RC 직렬회로의 R에 걸리는 전압과 C에 걸리는 전압을 각각 입력전압에 대한 비율로 나타내어 본다.RC 직렬회로 ... 에 페이저법을 사용하여 KVL을 적용하면(R+ {1} over {jwC} )I`=`V _{G} 저항에 전달되는 전압은 VR = RI이므로, RC 회로의 전달함수, 즉 입력전압(VG)대 ... 한 형태로 나타나는 것을 의미한다. 따라서 RC 직렬회로에서 C에 걸리는 전압은 입력전압을 적분한 형태의 파형으로 나타난다.(3) RL 미분 적분회로전 절에서 설명된 바와 같은 방법

리포트 | 7페이지 | 2,000원 | 등록일 2023.12.31

다운로드 장바구니
디지털공학개론(디지털IC의 기본 특성, 조합논리회로와 기본플립플롭회로)

를 가지므로 데이터 저장을 위해 메모리 요소에 사용된다. 플립플롭은 조합논리회로에서 발생한 출력을 다시 입력으로 피드백(feedback)하는 원리를 활용하여 출력이 입력이 되 ... 를 비교해 정리하면 그 내용은 아래의 [표3]과 같다.조합논리회로순서논리회로출력현재 입력 값에 따라 변함현재 입력 상태 값과 이전 상태 값에 따라 변함메모리입력 값의 변화에 따라 출력 ... 는 데이터 입력을 나타내는 말로 플립플롭회로에 입력되는 정보를 의미한다. 디지털 시스템에서 0 또는 1의 데이터 비트가 전송될 때 이것이 DEF로 작용하며 데이터 입력은 회로의 동작을 초기화하거나 변경하는 역할을 한다.

리포트 | 4페이지 | 2,000원 | 등록일 2024.01.16

다운로드 장바구니
[디지털공학개론] 카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정을 설명하시오

디지털 시계와 레지스터학번 :이름 :1. 카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정을 설명하시오.카운터는 입력 펄스의 수를 세는 장치이며 대표적인 플리플롭 응용 ... )가 있는데 상향 카운터는 각 플리플롭이 클록펄스의 하강 에지에서 변화하고 Q A 에서는 입력 클록 주파수의 1/2, Q B 에서는 1/4, Q C 에서는 1/8, Q D 에서는 1 ... /16의 주파수를 갖는 구형파가 얻어진다. 하향 카운터는 각 플리플롭은 클록펄스의 상승 에지에서 변화하고 Q A 에서는 입력 클록 주파수의 1/2, Q B 에서는 1/4, Q C

Non-Ai HUMAN
| 방송통신대 | 7페이지 | 3,000원 | 등록일 2021.03.23

다운로드 장바구니
판매자 표지

[전기전자실험1] 브릿지 정류회로(2)

는 도통되고 음(-)의 주기는 차단 시킴으로써 양(+)의 파형을 가지는 것을 말한다. 와 같은 회로에서 교류전 압 v(t) = Vm sinωt가 주어졌을 때, 입력파형과 출력파형 ... 을 비교하면 와 같 이 나타낼 수 있다.a. 반파정류회로b. 입력 - 출력 파형출력전압의 주파수와 최대값은 입력전압의 주파수와 최대값이 같다. 정류기 중에서 입력 신호의 반주기동안 ... 하여 교류의 +, - 어느 반 사이클에 대해서도 정류를 하고, 부하에 직 류 전류를 흘리도록 한 회로이다.은 전파 정류회로의 입력과 출력파형이다.출력신호의 기본주파수는 입력의 2배

리포트 | 8페이지 | 2,500원 | 등록일 2024.10.04

다운로드 장바구니
판매자 표지

7주차_29장_예비보고서_선형 연산 증폭기 회로

기 회로에서 DC 전압과 AC 전압을 측정한다.- 연산증폭기를 사용하여 만든 다양한 증폭기와 전압이득을 계산한다.실험에 필요한 이론적 배경- 연산증폭기연산증폭기는 반전 입력단자 ... 다. 또 각 입력 신호마다 원하는 크기의 전압이득을 갖도록 하면서 이들을 합하는 회로를 만들 수 있다.- 반전 증폭기연산증폭기의 기본적인 회로구조의 하나로서, 다음의 그림과 같 ... 전류의 가중 합계와 같다. 가중값은 입력선에서 회로소자 (보통 저항) 의 값에 의해서 주어진다. 입력이 오직 1개인 때는 증폭기는 단순한 스케일러로 된다.실험 회로도 및 시뮬레이션

리포트 | 11페이지 | 4,000원 | 등록일 2023.11.30

다운로드 장바구니
판매자 표지

전자공학실험 15장 다단 증폭기 A+ 결과보고서

는지 보기 위해 입력에 10kHz의 0.01Vp-p 정현파의 입력 전압을 인가한다. 이때 실험회로 1의 2단 증폭기의 입력-출력 전압의 크기를 [표 15-4]에 기록하여 전압 이득 ... 보고서에 기록하시오.[표 15-4] 실험회로 1의 전압 이득을 계산하기 위한 측정 데이터입력 신호출력 신호전압 이득VAMPL(V)크기(mV)주파수(kHz)크기(mV)주파수(kHz ... .85040.88410225102.67868.55810.99410255102.71288.66821.010310279102.70878.6553[그림 15-14] 실험회로 1의 입력 파형

리포트 | 12페이지 | 2,000원 | 등록일 2024.05.13 | 수정일 2024.11.15

다운로드 장바구니
판매자 표지

MOSFET 예비보고서 (2)

hopperDC/DC 컨버터의 종류로 입력 전압에 대해 출력 전압을 높여 사용하기 위한 회로로써 step up converter, 또는 승압형 컨버터라고 부른다.스위칭 소자가 ON 상태 ... 레귤레이터나 스위칭 레귤레이터 라고 하는데, 이는 변환을 위한 방식의 명칭이다.2) MOSFET buck chopperDC/DC컨버터의 종류로 입력 전압에 대해 출력전압을 낮춰서 사용 ... 하기 위한 회로로써 강압형 컨버터, step-down converter라고도 부른다.스위칭 소자가 ON 상태일 때는 전류가 흐르게 되는데 LC회로에 의해 고주파 부분은 GND

리포트 | 6페이지 | 1,500원 | 등록일 2024.10.08

다운로드 장바구니
판매자 표지

에너지변환실험 A+레포트_정전압회로, 사이리스터 특성

한다.사이리스터의 기본적인 동작특성과 응용회로를 이해한다.2. 이론정전압은 입력전압 출력 부하전류 그리고 온도에 무관하게 일정한 직류 출력전압을 제공하는 회로로서 정전압 전원회로에 인가 ... , 함수 발생기, 저항, 전선, 빵판, 집적회로 패키지4. 실험 과정실험1) 정전압 IC 기본회로 실험? 정전압 IC 7805를 이용하여 기본회로를 구성한다.? 입력전압V _{i ... }는 직류전원공급기를 이용하고, 회로구성 처음에는 0V가 되도록 한다.? 오실로스코프는 듀얼모드를 이용하여 CH1은 입력전압V _{i}, CH2는 출력전압V _{o}를 동시에 측정할 수

리포트 | 6페이지 | 2,000원 | 등록일 2024.04.04

다운로드 장바구니
판매자 표지

건국대학교 전기전자기초실험2 트랜지스터2 예비레포트 결과레포트

)모의실험을 위하여 구성한 LTspice의 회로 사진을 첨부한다.그림 2-1 회로를 구성하고 Vin을 크기 100mV, 주파수 10kHz인 정현파로 입력한 후 입력 전압과 출력 전압 ... 100mV, 주파수 10kHz인 정현파로 입력한 후 입력 전압과 출력 전압 파형을 도시하시오.실험 1. 트랜지스터 바이어스 회로그림 1-1의 회로를 구성하시오. (NPN ... 전기전자기초실험2 결과보고서 – 트랜지스터 2학번이름이론학습트랜지스터 증폭 회로 종류에 대해 조사하시오.양극성 트랜지스터 증폭 회로고전압 신호,전류를 증폭할 때 사용공통 증폭

리포트 | 13페이지 | 4,500원 | 등록일 2024.12.26

다운로드 장바구니
판매자 표지

논리설계 및 실험 11 레포트 (베릴로그 HDL 2)

실습 용어 및 이론: HDL은 Hardware Description Language의 줄임말이며 FPGA 또는 집적회로를 설계할 때 쓰이는 언어를 뜻한다. 즉 ... , 회로도를 작성하는 것이 아닌 프로그래밍을 하듯이 언어 형태로 전자 회로를 구성 할 수 있다. 회로를 디자인하는 synthesis와 시뮬레이션을 할 수 있는 Test bench ... 로 구성이 되었으며 모듈단위로 설계한다. VHDL도 회로를 설계할 수 있는 언어이다. 학교에서 FPGA로 설계를 진행 할 때는 HDL을 사용한다.

리포트 | 6페이지 | 2,000원 | 등록일 2025.01.20

다운로드 장바구니
[2024/A+]서울시립대_전전설3_실험9_결과

: 1.92 µs 상승 시간은 입력 신호가 로우 상태에서 하이 상태로 전이할 때 걸리는 시간이다. 1.92 µs의 상승 시간은 비교적 빠른 전이 속도를 나타낸다. 이는 회로가 신속 ... 으며, 회로가 하이에서 로우로 신속하게 반응함을 의미한다. tplh (Low to High) : 3.4 µs tplh은 입력 신호가 로우에서 하이로 전환될 때 출력 신호가 동일하게 전환 ... 다. 예를 들어, 이상 저항, 회로에서의 신호 간 영향 등이 오차를 유발할 수 있다. 실험별 오차 분석 실험 1-1: 입력 전압의 감소 시점 예비 보고서에서는 커패시터 값이 100

리포트 | 21페이지 | 2,000원 | 등록일 2025.03.10

다운로드 장바구니

이전10개 11 12 13 14 151617 18 19 20 다음10개

파워링크

신청하기