"입력회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로실험 아날로그 전자회로설계실습 atmega128 전기회로설계실습 적분기 및 미분기 op amp 프로젝트 건국대 rlc 병렬 다단증폭기 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"입력회로" 검색결과 181-200 / 25,406건

판매자 표지

성결대 논리회로 중간고사

유형입니다. 이러한 회로는 입력 신호를 받아들여 논리적인 연산을 수행하고 출력을 생성합니다. 논리 회로의 가장 기본적인 구성 요소는 게이트라고 불리는 전자 부품입니다. 각 게이트 ... 은 다양한 문제를 해결하고 제어하기 위해 필요합니다.신호 제어: 논리 회로는 입력 신호에 따라 출력을 제어하는 데 사용됩니다. 예를 들어, 센서에서 받은 신호를 기반으로 특정 장치 ... :Preview/PrvText.txt논리회로 중간고사 자료논리회로 배경:논리 회로는 디지털 시스템에서 정보를 처리하고 제어하기 위해 사용되는 전자 회로의 한 유형입니다. 이러한 회로는 입력

시험자료 | 4페이지 | 50,000원 | 등록일 2024.02.06 | 수정일 2024.07.14

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 23 연산 증폭기 응용 회로 1)

는 연산 증폭기의 비반전 단자에 입력 신호를 연결하여 신호를 증폭하는 회로다. 이 회로에서 입력 신호가 비반전(+) 단자로 들어가기 때문에, 출력 신호는 입력 신호와 동일한 위상 ... 를 가지는 특성이 있어 신호 처리에 유리하다. 반전 증폭기 반전 증폭기는 연산 증폭기의 반전(-) 단자에 입력 신호를 연결하여 신호를 증폭하는 회로다. 이 회로에서 출력 신호는 입력 ... 신호와 180도 반대 위상을 가지며, 반전된다. 증폭 이득 A_v는 피드백 저항 R_f와 입력 저항 R_in의 비율로 결정되며, 로 계산된다. 이 회로는 신호를 반전시키는 특성

리포트 | 11페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 20 차동 증폭기 기초 실험)

다. 차동 증폭기 회로(실험회로 2) 차동 증폭기는 두 입력 신호의 차이를 증폭하는 회로로, 높은 입력 저항과 낮은 출력 저항을 가지며 잡음 제거와 신호 증폭에서 중요한 역할을 한다 ... 차동 입력 신호와 부하 저항 R_D에 따라 결정된다. 2. 정전류원: - M_4와 M_3로 구성된 정전류원은 일정한 전류 I_SS를 제공하여, 회로가 안정적으로 동작하도록 한다 ... - 신호의 차동 증폭 및 잡음 억제 역할을 한다. 요약하자면, 차동 증폭기는 두 입력 신호의 차이를 증폭하고 공통 모드 신호를 억제하여 신호 품질을 향상시키는 핵심 회로이다. 4 실험

리포트 | 9페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

건국대학교 전기전자기초실험2 트랜지스터3 예비레포트 결과레포트

2222A)그림 1 달링턴 증폭기 회로모의실험을 위하여 구성한 LTspice의 회로 사진을 첨부한다.VCC에 10V를 인가하고 입력 전압 vin에 크기 1V, 주파수 1kHz를 설정 ... 하고 입력전압 및 출력전압 파형을 동시에 도시하라.첫 번째 트랜지스터의 Ib1과 두 번째 트랜지스터의 Ie2의 파형을 도시하고 증폭비를 계산하라.모의실험 2. 푸시풀 증폭기 회로아래 ... 기 회로모의실험을 위하여 구성한 LTspice의 회로 사진을 첨부한다.그림 2-1에서 Vin의 크기 500mV, 주파수 1kHz의 정현파로 설정한 후 입력 전압과 출력 전압 파형

리포트 | 9페이지 | 4,500원 | 등록일 2024.12.26

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 12 소오스 팔로워)

멀티미터- 오실로스코프- 함수 발생기- M2N7000(NMOSFET) (1개)- 저항- 커패시터3 회로의 이론적 해석소오스 팔로워 회로(실험회로 1)입력에 DC 바이어스 전압V ... 는 전압 버퍼로도 불리며, 입력 신호를 증폭하지 않고 동일한 위상의 신호를 출력하지만, 출력 저항을 낮추고 전류를 증폭하는 역할을 한다. 이 회로의 주요 특성은 다음과 같다.1. 입력 ... 음을 의미하며, 이는 부하를 구동하는 데 유리하다.결론적으로, 소스 팔로워 회로는 입력 신호를 거의 변형 없이 전달하면서 출력 저항을 낮추고 전류를 증폭해 부하를 안정적으로 구동하는 데

리포트 | 8페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
전자회로실험 과탑 A+ 결과 보고서 (실험 20 차동 증폭기 기초 실험)

전류를 설정하고, 이를 기반으로 일정한 부하 전류를 제공하는 정전류원이다.차동 증폭기 회로(실험회로 2)차동 증폭기는 두 입력 신호의 차이를 증폭하는 회로로, 높은 입력 저항 ... 이득을 갖는 차동 증폭 회로를 설계하시오. 위의 과정에서 설계한 정전류원 회로를 반드시 사용하시오. 주파수를 고정하고, 입력 전압의 크기를 0.01V에서 0.1V까지 증가 ... 회로의 동작에 미치는 영향을 설명하시오.정전류원의 입력 저항은 차동 증폭 회로의 이득과 선형성에 중요한 영향을 준다.1. 이득 증가정전류원의 입력 저항이 높을수록 차동 증폭기

리포트 | 8페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

(A+) 아날로그회로실험및설계 Op-Amp 가감산기 실험 보고서

란? (Inverting AMP)- 출력 전압이 입력에 비례한 값에 부호는 반전되어 나타나기 때문에 붙여진 회로 구조.- 위의 회로의 OP amp가 이상적인 OP amp라고 가정하면, ... 다.? 비반전 증폭기란? (Noninverting AMP)- 비반전 증폭기는 이름에서 알 수 있듯이 반전 증폭기와는 달리 출력의 신호가 입력의 신호와 동일하게 출력되는 회로이다.- 아래 ... 의 사진이 비반전 증폭기의 대표적인 회로이다.- 반전 증폭기와는 달리 입력 전압이 비반전 입력 단자의 입력으로 들어간다.- 이러한 회로를 해석할 때 OP amp는 이상적인 OP

리포트 | 15페이지 | 3,000원 | 등록일 2024.11.04

다운로드 장바구니
전자회로실험 과탑 A+ 결과 보고서 (실험 11 공통 소오스 증폭기)

결과 보고서실험 11_공통 소오스 증폭기과목학과학번이름1 회로의 이론적 해석공통 소오스 증폭기 회로(실험회로 1)입력에 DC 바이어스 전압V _{GG}와 소신호 전압v _{sig ... }가 인가된 공통 소오스 증폭기 회로이다. 출력인 드레인 단자에는 드레인 저항R _{D}와 부하 저항R _{L}이 연결되어 있다.공통 소오스 증폭기에서 입력(v _{t})은 게이트 ... 는 입력 신호의 증폭된 형태다.출력 커플링 커패시터는 출력 신호에서 DC 성분을 제거하고 증폭된 AC 신호만을 전달한다. 이는 다음 단계의 회로에 영향을 미치지 않도록 하는 역할

리포트 | 10페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

[실험06] 공통 이미터 증폭기 예비레포트

증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구하고, 이를 실험에서 확인하고자 한다. 3. 실험 장비 1) DC 전원 공급 장치: DC ... 호 분석을 위해서는 DC 전압원은 접지, 커패시터는 저항을 0으로 간주한다. 소신호 등가회로에서 입력저항을 구하면, R _{i} `=` {v _{i}} over {I _{i ... }} `=`R _{B} ` PVER r _{pi } ` SIMEQ `r _{pi } 이다. 입력저항을 통해 전압 이득을 구하면 다음과 같다. 5. 실험 방법 (1) 실험회로 1에서 VCC

리포트 | 11페이지 | 1,500원 | 등록일 2025.02.27

다운로드 장바구니
판매자 표지

실험15_다단 증폭기_예비보고서

에서 발생하는 이득을 결합하여 더 큰 전압이득을 얻을 수 있다. 이는 단일 증폭기를 사용한 회로보다 더 큰 전압이득을 얻을 수 있다.2) 고주파 신호에서의 응용일반적으로 입력 임피던스 ... 의 증폭기의 전압이득 뿐만 아니라 입력 임피던스와 출력 임피던스 또한 영향이 있음을 알 수 있다.5. 실험 방법2단 증폭기1) 실험회로 1([그림 15-8])에서 VDD = 12V ... 을 구하시오.3) 전압이득이 최소 100V/V 이상 나오는지 보기 위해 입력에 10kHz의 0.01Vp-p 정현파의 입력 전압을 인가한다. 이때 실험회로 1의 2단 중폭기의 입력

리포트 | 6페이지 | 1,500원 | 등록일 2025.08.18

다운로드 장바구니
판매자 표지

전자회로실험 - 결과보고서 - 공통베이스 증폭기

mV 간격으로 변화시키면서 v_O의 DC 전압을 측정하여 [표 8-2]에 기록하고, 실험회로 1의 입력-출력 전달 특성 곡선을 [그림8-8]에 그리시오.(3) 능동 영역에서 회로 ... 가 동작하는 경우 BJT의 트랜스컨덕턴스 g_m 값, 입력 저항 r_π, 이미터 저항 r_e, 전류 증폭도 β를 구하여 [표 8-3]에 기록하시오. 이를 이용하여 실험회로 1의 소 ... 신호 등가회로를 그리고, 이미터 팔로워 회로의 이론적인 전압 이득을 구하시오.(4) 전압 이득이 최소 10V/V 이상 나오는지 실험하기 위해 입력에 10kHz의 0.01V_(p-p

리포트 | 15페이지 | 10,000원 | 등록일 2025.03.20

다운로드 장바구니
판매자 표지

전자회로실험 - 예비보고서 - 다이오드 응용실험

이 걸리지 않는다.(3) PSpice를 이용하여 반파 정류회로의 입력-출력 파형을 그리시오.[그림 1-1 : 반파 정류회로][그림 1-2 ：반파 정류회로의 입력-출력 파형](4 ... ) 브리지 정류회로의 동작 원리와 입력-출력 전달 특성을 설명하시오.브리지 정류회로는 다음의 세 가지 영역에서 작동한다.1) 양의 고전압 영역 (v? > 2Vd?): : D1과 D2 ... (PIV)이 낮다는 장점이 있지만, 다이오드를 4개 사용하고 출력부의 전압강하 정도가 두 배 높다는 단점이 있다.(5) PSpice를 이용하여 브리지 정류회로의 입력-출력 파형을 그리

리포트 | 9페이지 | 2,000원 | 등록일 2025.03.20

다운로드 장바구니
판매자 표지

건국대학교 전기전자기초실험2 펄스폭변조회로 결과레포트

을 위하여 구성한 회로의 사진을 첨부한다.그림 1-1 회로를 구성한 뒤 연산증폭기에 ±5V를 입력하고 Vin에 함수발생기로 1Vpeak, 1kHz 정현파를 입력 후 오실로스코프로 입력 ... 의 사진을 첨부한다.그림 2-1 회로를 구성한 뒤, 함수발생기를 이용하여 Vtri가 최솟값 0V, 최댓값 5Vpeak, 주파수 10kHz인 삼각파를 입력하고 오실로스코프로 Vtri ... , Vout 파형을 비교하고, 차이가 있다면 그 이유에 대해 간략히 서술하시오.실험 2에서의 입력 파형은 DC 가2.5V이고, 주파수가 10kHz이다, 그러나 실험 3에서 만든 회로

리포트 | 10페이지 | 4,500원 | 등록일 2024.12.26

다운로드 장바구니
판매자 표지

디지털논리회로 실험 4. 가산기와 감산기

하여 위의 그림처럼 회로를 구성하고 출력을 보면, 두 입력 A, B의 2진수의 합이라는 것을 알 수 있다. 입력이 10, 01 이면 1+0, 0+1 이 되어서 출력이 01(C/S ... )이 나온다. 두 입력이 11 이면 1+1이 되어 캐리가 1인 10(C/S)가 된다. 이 회로는 반가산기 회로이다.2. XOR 게이트 1개, AND 게이트 1개, NOT 게이트 1개 ... .게이트 3개를 사용하여 위의 그림처럼 회로를 구성하고 출력을 보면, 두 입력 A, B의 2진수 연산에 관한 것이다. 출력 D는 X,Y의 차수, B는 내림수 이다. A, B가 각각

리포트 | 7페이지 | 1,500원 | 등록일 2025.08.21

다운로드 장바구니
판매자 표지

A+ 아주대학교 물리학실험2 정류회로(보고서 반 1등)

발생기의 출력단자에 연결 도선의 바나나플러그를 꼽고 출력단자의 접지단자를 이용해 회로를 구성한다. 회로 구성을 한 후 변압기의 입력파형, 출력파형을 관측하고 입력 및 출력전압 ... 은 회로를 만든 다음 전압센서 B를 단자 B1과 B2에 연결한다. A1, A2를 입력단자로 하고 B1, B2를 출력단자로 하는 이 회로의 일부분을 정류회로라고 한다. 회로가 완성 ... 의 이유로 변압기의 효율이 100%가 되기는 어렵기 때문이다.실험 2실험 2는교류회로에 다이오드 한 개를 추가로 연결해 반파정류회로를 만들었다. 그리고 그 반파정류회로에서의 입력

리포트 | 10페이지 | 2,000원 | 등록일 2025.06.25 | 수정일 2025.09.10

다운로드 장바구니
판매자 표지

전자회로실험 - 예비보고서 - 연산증폭기 응용실험2

의 기울기는 약 -20의 크기를 가지며 단위 이득 주파수는1.4kHz이다.[그림 1 : 실험 회로 4의 구현][그림 2 : 입력 - 출력의 보드 선도][그림 3 : dB scale](2 ... ) 실험 회로 5에서 이상적인 연산 증폭기를 가정하고, 입력과 출력 사이의 전달 함수를 구하시오. 또한 PSpice를 이용해서R=10k`OMEGA,C=1nF인 경우 입력 - 출력 ... 과 목 : 전자회로실험과 제 명 : 연산 증폭기 응용실험2전자회로실험 예비보고서 #13실험 24. 연산 증폭기 응용회로21. 예비 보고 사항(1) 실험 회로 4에서 이상적인 연산

리포트 | 3페이지 | 2,000원 | 등록일 2025.03.20

다운로드 장바구니
플립플롭회로는 S-R플립플롭, JK플립플롭, T플립플롭, D플립플롭들이 있으며, S-R플립플롭부터 변형 및 개선된 회로입니다. 순서논리회로의 플립플롭회로의 종류와 각 회로의 진리표를 작성해 봅시다.

하는 회로를 말한다. 다중 바이브레이터로 플립플롭을 구성하는 경우 2안정 다중 바이브레이터라고 한다. 또 플립플롭의 입력 신호가 교류 결합 회로를 통하여 인가되는 형식의 것을 교류 ... 결합 플립플롭, 직류 결합 회로를 통하여 인가되는 형식을 직류 결합 플립플롭이라고 한다. 또한 클록 펄스 입력 단자로 클록에 동기시켜 입력 신호를 주는 동기식의 플립플롭과 클록 ... 만큼 지연시켜 출력으로 내는데 사용된다. D플립플롭은 준비입력이 단 1개뿐이다. 이 준비입력은 한 번은 기존의 S와 직접적으로, 한 번은 NOT회로를 거쳐 기존의 R과 연결

리포트 | 6페이지 | 2,500원 | 등록일 2024.07.21

다운로드 장바구니
판매자 표지

성결대 논리회로 기말고사 자료

회로의 핵심은 논리 게이트입니다. 논리 게이트는 입력 신호를 받아 논리적인 연산을 수행하고 출력을 생성합니다. AND, OR, NOT, NAND, NOR, XOR 등의 게이트가 있 ... 으며, 이러한 게이트를 조합하여 복잡한 논리 함수를 만들 수 있습니다.순차 회로와 조합 회로: 논리 회로는 주로 순차 회로와 조합 회로로 나뉩니다. 조합 회로는 입력에 대한 논리 ... 연산만을 수행하며, 순차 회로는 이전의 상태를 기억하고 현재의 입력 및 상태에 따라 다음 상태를 결정합니다.디지털 신호 처리: 논리 회로에서는 디지털 신호를 처리합니다. 이는 정확

시험자료 | 3페이지 | 30,000원 | 등록일 2023.12.23 | 수정일 2025.05.31

다운로드 장바구니
전자회로실험 과탑 A+ 결과 보고서 (실험 14 캐스코드 증폭기)

결과 보고서실험 14_캐스코드 증폭기과목학과학번이름1 회로의 이론적 해석캐스코드 증폭기 회로(실험회로 1)1. 입력단:- 입력 신호 v_sig 는 첫 번째 MOSFET M_1 ... ig, m1 V_gate V_sig, m2 V_drain[표 14-4]고찰 : 이번 실험에서는 캐스코드 증폭기 회로에 정현파 입력 전압을 인가하고, 입출력 전압의 크기를 기록 ... 할 수 있었다.5. 실험회로 1의 입력 저항과 출력 저항을 직접 측정하여 [표 14-5]에 기록하시오. 입력 저항을 측정하기 위해 입력의 DC 전압을 변화시키면서 입력 쪽에 흘러

리포트 | 10페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

디지털논리회로 실험 1. 기본 논리 게이트

실험 1:기본 논리 게이트예비 ReportPSpice Simulation디지털논리회로전자공학부 홍길동202500001. 7404 IC 핀- Not 게이트는 입력이 1일때 0 ... 게이트는 두 입력 A,B가 모두 1일때에만 0을 출력한다.7. 7400 IC 핀 회로구성-이 회로는 세 개의 입력 A,B,C 가 모두 1일때에만 0을 출력한다.8. 7402 IC ... 핀 회로구성- 이 회로는 세 개의 입력 A,B,C가 모두 0 일 때에만 1을 출력하는 회로이다.실험 1:기본 논리 게이트결과 Report디지털논리회로전자공학부 홍길동

리포트 | 7페이지 | 1,500원 | 등록일 2025.08.21

다운로드 장바구니

이전10개 5 6 7 8 91011 12 13 14 다음10개

파워링크

신청하기