"testbench"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 verilog 자판기 FPGA 사칙연산 논리회로설계 vhdl vivado 컴퓨터

판매자 표지는 다운로드시 포함되지 않습니다.

"testbench" 검색결과 21-40 / 248건

[서울시립대] 전자전기컴퓨터설계실험2 / Lab05(결과) / 2021년도(대면) / A+

this lab(1) [실습 1] 2:4 Decoder를 설계하시오.Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 2:4 Decoder의 동작 ... 의 회로도를 Gate primitive 방법으로 디자인하시오.Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 4:2 Encoder의 동작을 확인 ... 를 case문을 사용하여 디자인 하시오.Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 4:2 Encoder의 동작을 확인하는 모습 (좌측 상단

리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
Verilog Basic, FPGA, 시프트 레지스터 카운터 결과레포트

ounter- verilog 코드- testbench 코드- simulation 결과2) Johnson counter- verilog 코드- testbench 코드- s

리포트 | 6페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
Vivado를 이용한 Moore, Mealy FSM 설계 결과레포트

machine- verilog 코드- testbench 코드- simulation 결과2) Mealy machine- verilog 코드- testbench 코드- simulation 결과3

리포트 | 5페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+

시뮬레이션을 수행하시오.a. [실습 1] 4-bit up counter의 출력 값을 single FND에 표시하시오.Source codeTestbenchPIN testbench ... 시뮬레이션 결과b. [실습 2] Design counter with PiezoSource codeTestbenchPIN testbench 시뮬레이션 결과c. [실습 3] 0000 ... .Source codeTestbenchPin testbench 시뮬레이션 결과d. [실습 4] FND array를 제어하기 위하여 교안의 선언부 및 변수를 가지는 모듈을 디자인하시오

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

ring counter, jhonson counter 결과레포트

1. 실험 제목 [Verilog Basic, FPGA]2. 실험 결과-ringcounter code, testbench, simulation그림 2 ringcounter 0001 ... 그림 3 ringcounter 0010그림 4 ringcounter 0100그림 5 ringcounter 1000-jhonsoncounter code, testbench, s

리포트 | 4페이지 | 2,000원 | 등록일 2022.08.22

다운로드 장바구니
LS R&D 합격자소서

로 Testbench를 구성하였습니다. Simulation Tool인 Xcelium과 Verdi를 활용하여 검증 및 디버깅을 통해 SPEC 기준에 맞는 설계와 동작 여부를 확인하여 검증을 완벽히 ... 를 토대로 Testbench를 구성하였습니다. Testbench를 기반으로 SW testing을 수행한 경험이 있습니다. 검증 및 디버깅을 통해 기준에 맞는 설계와 동작 여부를 확인

자기소개서 | 3페이지 | 3,000원 | 등록일 2021.08.16 | 수정일 2022.03.28

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(결과) / 2021년도(대면) / A+

하는 Behavioral Level modeling으로 설계하시오.Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 Half Adder의 동작 ... testbench 시뮬레이션 결과 설계한 Single-bit Full Adder의 동작을 확인하는 모습 (위에서부터 차례로 입력 ABCin의 값이 000, 001, 010, 011, 100 ... odeTestbenchPin testbench 시뮬레이션 결과 설계한 Single-bit Full Adder의 동작을 확인하는 모습 (위에서부터 차례로 입력 ABCin의 값이 000

리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

Full adder VHDL 실습보고서(전가산기)

)Test bench source그림 6. 4bit adder/subtractor Testbench 코드선언 부분입니다. VHDL에서 만들어 두었던 것을 토대로 Test bench ... 가 구성됩니다.그림 7. 4bit adder/subtractor testbench 코드2입력부분입니다. begin부터 시작하여 실험에 주어진 10개의 값들이 10ns을 주기로 입력

리포트 | 11페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2020.12.27

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(결과) / 2021년도(대면) / A+

] 4-bit up counter의 출력 값을 single FND에 표시하시오.Source codeTestbenchPIN testbench 시뮬레이션 결과 설계한 4-bit up c ... odeTestbenchPIN testbench 시뮬레이션 결과 설계한 Piezo의 동작을 확인하는 모습(3) [실습 3] 0000~1001, 즉 0~9까지 값을 가지는 4-bit bcd 입력을 받 ... 아서 single FND를 제어하는 8-bit 신호 (‘점’을 포함) out을 출력하는 모듈을 디자인하시오.Source codeTestbenchPin testbench 시뮬레이션 결과

리포트 | 17페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
논리회로설계실험 6주차 D Latch 설계

방법을 참고하여 구현할 것이다. D Latch의 schematic을 그려 모델링을 더 용이하게 할 수 있다. 마지막으로 testbench code를 작성하고 D Latch의 네 ... 을 유지한다. 다만 testbench 코드에 초기값 Q 와 Q’을 지정해주지 않았기 때문에 wave에 X가 출력된다. {EN, D}가 10인 경우에는 Q = 0, Q_BAR = 1 ... 의 개념, Sequential Logic인 Latch가 메모리 소자로 활용될 수 있는 가능성을 볼 수 있었다. 또한 설계한 4가지 방법이 정상적으로 작동하는지 testbench코드

리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab07(예비) / 2021년도(대면) / A+

시뮬레이션으로 확인하시오.Source codeTestbench testbench 시뮬레이션 결과b. [실습 1] 교안의 Moore 머신과 Mealy 머신의 코드를 따라서 실습해보시오. ... - Moore MachineSource codeTestbenchPIN testbench 시뮬레이션 결과- 디자인 설명(Moore machine)① Line 38~41: [실습 0 ... - 상태 천이도(Moore machine)- Mealy MachineSource codeTestbenchPIN testbench 시뮬레이션 결과- 디자인 설명(Mealy

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
디지털시스템설계실습_HW_WEEK10

.328ns=6.672ns 로 결과가 강의노트와 같음을 알 수 있다.• Discussion이번 과제를 통해서 FSM Detector 를 구현해보는 시간이었습니다. testbench

리포트 | 5페이지 | 2,000원 | 등록일 2023.06.11

다운로드 장바구니
판매자 표지

Modesim Verilog Rising Edge Detector

_Detector.v 코드로 구성되어 있으며testbench 코드에서 원하는 input ( sequence_in ) value 만 조정하여서사용하면 됩니다.

리포트 | 3페이지 | 5,000원 | 등록일 2022.06.04

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab07(결과) / 2021년도(대면) / A+

으로 확인하시오.Source codeTestbench testbench 시뮬레이션 결과(2) [실습 1] 교안의 Moore 머신과 Mealy 머신의 코드를 따라서 실습해보시오.a ... . Moore MachineSource codeTestbenchPIN testbench 시뮬레이션 결과 설계한 Moore Machine의 동작을 확인하는 모습- 디자인 설명(Moore ... odeTestbenchPIN testbench 시뮬레이션 결과 설계한 Mealy Machine의 동작을 확인하는 모습- 디자인 설명(Mealy machine)① Line 38~41: [실습 0

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

A+ 연세대학교 기초디지털실험 3주차 결과보고서 PYNQ Setup

하는지 시뮬레이션하기 위해 testbench 코드를 작성해보자.그림 2와 같이 입력과 출력을 위한 registers a, b와 wire r를 선언하여 a와 b에 1을 입력한 후 10ns

리포트 | 11페이지 | 1,000원 | 등록일 2025.02.19 | 수정일 2025.02.26

다운로드 장바구니
현대오토에버 합격자소서

습니다. 이를 통해 검증 Tool을 학습하고 이를 실무로 적용해보았습니다. 또한, 시퀀스 로직을 구현하여 이를 토대로 Testbench를 구성하였습니다. Testbench를 기반으로 SW

자기소개서 | 4페이지 | 3,000원 | 등록일 2021.12.16

다운로드 장바구니
Verilog 언어를 이용한 Sequential Logic 설계 결과레포트

module code testbench code simulation waveform3. 고찰이번 실험은 Verilog HDL을 이용하여 SR Latch, D Flip-Flop, T

리포트 | 3페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
판매자 표지

multiplexer(멀티플렉서) VHDL 실습보고서

)Test bench source그림 8. 8-1multiplexer TestBench 코드8-1multiplexer을 기반으로한 Testbench 앞부분(선언부) 입니다. 입니다 ... . 포트와 내부신호가 선언 됩니다.그림 9. 8-1multiplexer TestBench 코드8-1multiplexer을 기반으로 한 TestBench 뒷부분(값을 대입)입니다

리포트 | 12페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2020.12.27

다운로드 장바구니
논리회로설계실험 9주차 counter설계

다. 마지막으로는 testbench 코드를 통해 Modelsim의 simulation을 이용하여 출력되는 wave를 확인하고, 구현한 두 counter가 정상적으로 작동하는지 확인 ... ], out[2]가 입력됨을 알 수 있다.3.4) Testbench이번 실습의 Testbench code는 교수님께서 언급하신 대로 강의자료에 업로드 되어있는 v파일을 그대로 사용

리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
정보통신기초 설계

]의 Verilog code(testbench part)[그림 1.2]는 주어진 회로의 module code이고 입력 S와 출력 Qbar을 nand게이트에 입력하여 Q를 출력하고 Q ... 와 입력 R을 nand게이트에 입력하여 Qbar을 출력함을 보여준다. testbench에서 R과 S를 입력할 때 둘 다 0일 경우, 즉, SR-FF에서 S=0, R=0일 경우는 사용 ... 로 보낸다는 뜻이다.[그림 2.3]은 testbench 코드로 line 9~12는 초기 클럭은 0이고 10ns 시간 뒤에는 1이 되고 다시 10ns 뒤에는 0이되는 식으로 0과 1이 무한히

리포트 | 6페이지 | 1,000원 | 등록일 2022.03.21

다운로드 장바구니

이전10개 123 4 5 6 7 8 9 10 다음10개

파워링크

신청하기