"testbench"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 verilog 자판기 FPGA 사칙연산 논리회로설계 vhdl vivado 컴퓨터

판매자 표지는 다운로드시 포함되지 않습니다.

"testbench" 검색결과 181-200 / 248건

verilog, 베릴로그, 베릴로그로 짠 다중 사이클, 멀티 사이클

와 같으므로 생략하였습니다.3. Testbench Code (datapath_testbench.v)4. Simulation Result & Description위의 시뮬레이션

리포트 | 10페이지 | 1,000원 | 등록일 2011.10.13

다운로드 장바구니
논리회로설계실험 FSM moore LCD (결과보고서)

ode>>moore>>LCD_recognizer>>testbench는 위에 전문 첨부했으므로 생략한다.>>simulation위에서 ser_in이 1001이 된 지점에서 matched

리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
verilog, 베릴로그, 베릴로그로 짠 mips processor, microprocessor

. Testbench Code (testbench.v)3. Simulation Result & Description(0~150,000ps)->각 색깔 박스 별로 명령어가 5단계

리포트 | 14페이지 | 1,500원 | 등록일 2011.10.13

다운로드 장바구니
모델심 Tcl Tk (예문:버튼과 단축명령어 이용)

---Vopt work.testbench_name: global optimzation with coverage----------"}proc s2 {arg1 arg2} {global ... .testbench_name----------------------"}# optimization of only port infoproc sp {} {global prj ... .do;run 3usecho "---------------Vsim work.testbench_name----------------------"}proc w {} {write

리포트 | 12페이지 | 3,000원 | 등록일 2012.10.19

다운로드 장바구니
판매자 표지

VHDL을 이용한 설계-7 segment

때에는 segment가 동작하지 않아야 하므로 모든 bit에 ‘0’을 할당한다.⑤ Testbench - 설계한 코드를 시뮬레이션하여 동작을 검증하기 위해 테스트 벤치를 작성

리포트 | 4페이지 | 1,000원 | 등록일 2012.07.12

다운로드 장바구니
논리회로실험 - 제 2장 가산기 및 감산기 결과 보고서

어서 계산을 시작한다.다음으로 앞에 설계한 회로를 동작시키기 위해서 testbench 파일을 만들어서 코드를 작동시켜 보도록 한다. entity와 architecture, c

리포트 | 10페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
[컴퓨터공학기초설계및실험2 보고서] Subtractor & Arithmetic Logic Unit

(“overflow.”);32-bit ALUusing self-checking testbench with testvectorsexample.tv파일 안에 a, b, opcode값과 예상

리포트 | 18페이지 | 1,500원 | 등록일 2015.04.12 | 수정일 2016.03.12

다운로드 장바구니
[논리회로실험] 실험2. VHDL을 이용한 가산기설계1

를 이용하여 test하였다. 사용한 Testbench 코드는 아래와 같다.library ieee;use ieee.std_logic_1164.all;entity TB_bit4_add_s

리포트 | 9페이지 | 1,500원 | 등록일 2014.03.22

다운로드 장바구니
연세대 컴퓨터구조 이용석교수님 프로젝트

tage에서 block의 역할을 수행하는 module을 설계한다. ② Testbench를 작성하여 module의 동작여부를 테스트한다.③ 전체 module을 통합하여 4-stage

리포트 | 10페이지 | 2,000원 | 등록일 2011.06.24

다운로드 장바구니
vhdl을 이용한 xor 선택적, 조건적설계

_xor_sel;architecture TestBench of tb_xor_sel isconstant CLK_PERIOD : time :=50 ns;component xor_s ...

리포트 | 2페이지 | 1,000원 | 등록일 2010.04.07

다운로드 장바구니
[컴퓨터공학기초설계및실험2 보고서] Multiplexer design

을 verification vector로 사용하는 ‘exhaustive verification’을 이용하여 testbench를 작성하였다. 즉, 위에서 보인 truth table대로 s가 0일 때의 네

리포트 | 10페이지 | 1,500원 | 등록일 2015.04.12

다운로드 장바구니
8bit Gray Counter

연속 카운터 값사이에 1비트의 값만 변화(토글)시키면서 상태값을 증가(감소)시키는 Gray 계수기를 System Verilog를 이용하여 설계파일을 구현한다.설계파일의 기능외에도 테스트 벤치 파일 기능을 수행할 수 있도록 초기화 블록도 포함시키고이의 기능을 동작할 수 ..

리포트 | 2,500원 | 등록일 2013.02.04

다운로드 장바구니
4x1 Verilog MUX 설계

하고 Testbench를 작성하여 구현한 2x1MUX를 Testbench를 통해서 검증할 수 있다.2.이론정리Instance:모듈은 실제 객체를 만들 수 있는 템플릿을 제공한다. 모듈 ... ;// input값 tb_d0,tb_d1,tb_s를 선언함.wire tb_y;//output값 tb_y를 선언함.mx2 mx_top (.y(tb_y), //testbench 포트선언.d0(tb ... WaveForm을 관찰하는 과정에서 에러가 나서 어떻게 해야 할지 몰랐는데 계속 시도해 보니까 testbench의 module이름과 option에서 설정한 이름이 달라서 modelsim

리포트 | 9페이지 | 1,500원 | 등록일 2010.12.21

다운로드 장바구니
Verilog와 VHDL을 최상위 설계 소스 코드를 입력으로 한 디폴트 테스트벤치 소스 코드 템플릿 생성 프로그램 소스

Verilog 1995와2001와 VHDL포트 목록으로 선언된 설계 소스 코드을 읽어 들여서 초기화된 verilog 테스트 벤치 코드로 변환 해주는 프로그램.목차1.소스 코드2.프로그램 실행 화면3.실행 프로그램

리포트 | 5,000원 | 등록일 2012.12.26 | 수정일 2014.04.10

다운로드 장바구니
xilinx를 이용하여 4bitsadder 와 4bits comparator 만들기

adderVHDL 코드Testbench 코드simulation 결과1)functional simulation2)timing simulation2) Assignment2 ... ? Design 8-bit comparator using 4-bit comparatorVHDL 코드Testbench 코드simulation 결과1)functional simulation2

리포트 | 13페이지 | 1,000원 | 등록일 2010.10.07

다운로드 장바구니
반가산기(Half Adder)와 전가산기(Full Adder)의 설계

. 설계 내용 및 방법(위)자료흐름적 표현으로 코딩한 전가산기(Full-Adder)의 코드 (우측)Testbench에 사용한 전가산기의 코드4. 설계 결과Half-Adder(반가산

리포트 | 13페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
verilog, 베릴로그, 베릴로그로 짠 32bit ALU

◎Overflow detector Code capture-위의 연산 나열 순서로 Testbench-AND, OR동작이 정상적으로 연산되는 것을 확인할 수 있다.(binary로 출력)

리포트 | 8페이지 | 1,000원 | 등록일 2011.10.13

다운로드 장바구니
VHDL을 이용한 순차회로 설계

고, 그 결과 값을 kit에 넣었을 때 LED로 결과값을 관측 하는 모습이다. 다른 Simulator나 testbench를 통해 test 해보지는 않았다. 나머지 결과값들은 6번

리포트 | 16페이지 | 2,000원 (10%↓) 1800원 | 등록일 2014.11.04 | 수정일 2022.11.04

다운로드 장바구니
[컴퓨터공학기초설계및실험2 보고서] Ripple-Carry Adder (RCA) design

이 들어왔다.고찰 및 결론고찰seg_dec.v파일에 대한 testbench를 작성하고 시뮬레이션을 했을 때 Error loading design이라는 문구가 떴다. 소스코드가 아무

리포트 | 20페이지 | 2,000원 | 등록일 2015.04.12 | 수정일 2015.04.24

다운로드 장바구니
[verilog HDL] 감산기와 비교기의 설계

으개 연결하여 만든 4bits full substractor를 설계하였다.4bit fulls substractor의 simulation을 위한 testbench512가지의 경우

리포트 | 27페이지 | 3,000원 | 등록일 2014.11.02

다운로드 장바구니

이전10개 4 5 6 7 8 91011 12 13 다음10개

파워링크

신청하기