• AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • 통합검색(248)
  • 리포트(240)
  • 자기소개서(5)
  • 논문(3)
판매자 표지는 다운로드시 포함되지 않습니다.

"testbench" 검색결과 121-140 / 248건

  • verilog를 이용한 부호있는 4bit 곱셈기(multiplier) 설계 및 분석
    2011 Mid-term Exam ReworkProblem 7 – (d) verilog coding, testbench, simulation 분석signed multiplier
    리포트 | 10페이지 | 1,500원 | 등록일 2011.12.18
  • 3주차 Xor Gate
    ) testbench 파일 수정initial begin// Initialize InputsX = 1;#60 X =0;#15 X =1;#15 X =0;#60 X =1;#15 X =0;#15 ... 를 Quartus ll에서 만든 것이다.F=AB'+A'B로 나타낼 수 있다.2) testbench 빈칸initial begin//Initialize InputsA=0 ; B=0;
    리포트 | 4페이지 | 1,000원 | 등록일 2014.10.12
  • [verilog] multiplexr 2to1 4 to1
    1.목적Module의 사용법을 익히고, Instance를 통하여 2 to 1 multiplexer를 구현한다. 그리고 Testbench를 작성하여 2 to 1 ... multiplexer를 Testbench를 통해 검증한다. 또한 8 to 1 multiplexer를 구현하고, Testbench를 작성해 검증한다. 그리고 2 to 1 multiplexer와 비교
    리포트 | 11페이지 | 1,500원 | 등록일 2014.01.24
  • 논리회로실험) Mux and Demux 결과
    값인데 2 bit를 나타낸다.④ 1 x 2 DeMultiplexer Testbench 작성에 따른 결과 파형 확인[ 사진 ] 1 x 2 DeMultiplexer Wave 결과 ... Testbench 작성에 따른 Wave 결과이다 . Input 에 따른 Output 변화이다 . 네모로 친 부분이 우리가 주목하려는 출력 값 d0 , d1 의 값이다. 위에서부터 d ... 결과를 확인하기 위한 Testbench 작성[ 그림 ] 4 x 1 multiplexer Testbench[ 그림 ] Testbench compilation3 ) 4 x 1
    리포트 | 10페이지 | 2,000원 | 등록일 2014.01.06
  • 시립대 전전설2 [5주차 예비] 레포트
    -testbench-file2) https://www.crcpress.com/downloads/51547/slides%20ch%208.pdf3) http://electrosofts.com
    리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29
  • 실험2 제09주 Lab07 Pre FSM
    한 4-bit Up Counter가 제대로 작동하는지 확인하기 위해Testbench를 작성하여 Simulation을 실행하였다. >2) Lab 2 of 8-bit Up/Down ... Counter< 8-bit Up/Down Counter Verilog Code >< Testbench >< 8-bit Up/Down Counter를 Logic circuit에 따라 ... Behavioral Modeling으로 Verilog Code를 작성하여 설계하고 설계한 8-bit Up/Down Counter가 제대로 작동하는지 확인하기 위해Testbench
    리포트 | 9페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.14
  • 디지털 시스템실험, Verilog 코딩, Sequential Circuit (신호등) 구현, FPGA보드에서 신호등 사진 결과
    의 Verilog code이다2. 조교님이 올려주신 testbench code이다3. FPGA보드에 연결하여 Upcount부터 실행하여 보았다. 각각 LED1~4를 사용하였다(LED4가 LSB
    리포트 | 3페이지 | 2,000원 | 등록일 2015.12.05 | 수정일 2018.05.16
  • 디지털 시스템실험, Verilog 코딩, 16X4 RAM(Random Access memory) 설계, FPGA보드 결과 포함
    어서 보다 효율적으로 coding을 하였다.2. 조교님이 올려주신 testbench code이다지정된 컴퓨터에 modelsim이 작동하지 않아 바로 FPGA보드에 연결하여서 test해보
    리포트 | 3페이지 | 2,000원 | 등록일 2015.12.05
  • [보고서+소스코드]아주대 디지털시스템설계 1차 프로젝트 VHDL이용한 학번설계
    ) 제출 시간은 반드시 엄수한다.(시간이 지난 것은 감점)● 소스코드① Main code② Test bench code● ModelSim 프로그램을 이용한 Testbench 코드
    리포트 | 4페이지 | 3,600원 | 등록일 2014.10.05 | 수정일 2017.08.03
  • Lab#05 Combinational Logic Design 2
    만 high인 값을 출력하게 된다.Testbench에 A,B,C의 순서쌍을 {0,0,0} ~ {1,1,1}까지 입력해주었을 때 시뮬레이션결과로 O가 00000001 ... 에 따라 A와 B가 결정되는 것에 착안하여, S가 0일때와 S가 1일때를 나누어 각각의 Case를 If문을 통하여 작성하였다.Testbench에 I0=0, I1=1로 넣어주었을 때 S
    리포트 | 26페이지 | 1,500원 | 등록일 2016.09.11
  • 실험2 제08주 Lab06 Pre 4 Bit Shift Register
    Shift Register< 4-bit Shift Register Verilog Code >< Testbench >< 4-bit Shift Register를 Logic circuit ... 과 같은 Testbench를 작성하여 Simulation을 실행하였다. >< clk가 posedge일 때, d=1이면 MSB는 1, d=0이면 MSB는 0을 출력하고Q[2:0 ... Enable Verilog Code > < Testbench >< 4-bit Shift Register Included Enable를 Logic circuit에 따라 Behavioral
    리포트 | 9페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17
  • 논리회로실험) Register / Shift register 결과
    'Of ModelSim을 이용한 파형 결과 값 확인을 위해 Testbench를 작성한다.[ 사진 ] Register 회로 Testbench[ 사진 ] Compilation5 ... 확인을 위해 Testbench를 작성한다.[ 사진 ] Ring counter 회로 Testbench[ 사진 ] Compilation5 ) ModelSim 에서의 Ring c ... 를 Modelsim 파형으로 확인하기 위한 Testbench 작성[ 사진 ] Shift register 회로 Testbench3 ) Shift register 회로 Wave 결과 확인[ 사진
    리포트 | 11페이지 | 2,000원 | 등록일 2014.01.06
  • 시립대 전전설2 [5주차 결과] 레포트
    ) CASE문에서의 Q=A,Q=B일때 두가지의 경우로 나눠서 설계를 하였다. 시뮬레이션에서의 결과를 보면 TESTBENCH에서 코딩한 결과와 시뮬레이션에서 작동한 파형이 일치하는 것
    리포트 | 14페이지 | 2,000원 | 등록일 2019.07.29
  • 논리회로실험) 가산기 감산기 결과보고서
    . Input은 a, b 두 개이고, Output은 Sum과 Carry (s , co) 로 표시한다.2 ) Modelsim에서 반가산기의 회로 Wave를 확인하기 위한 Testbench ... 를 작성한다.* 반가산기의 Testbench와 Compilation. 10ns 마다 Input 인 a, b의 값이 변화되도록 설정하고, 그에 따른 Output s 와 co의 값을 확인 ... 으로 반가산기에 대한 회로를 직접 Schematic/Diagram에서 구성한 후, Testbench를 작성 이후 Modelsim 파형으로 그 값을 확인하는 과정을 거쳤고, 두 번
    리포트 | 10페이지 | 2,000원 | 등록일 2014.01.06
  • verilog, 베릴로그, 베릴로그로 짠 32x32 레지스터파일
    'write' )◎32by1 MUX to select a register to read3. Testbench Code4. Simulation Result & Description
    리포트 | 7페이지 | 1,000원 | 등록일 2011.10.13
  • 논리회로실험) ALU 결과레포트
    것을 알 수 있다. 파형을 보는데 앞서 이 부분은 매우 중요한 부분이므로 반드시 짚고 넘어가야 한다.* 앞서 FPGA 에서의 결과와 똑같은 Testbench 설정으로 인한 결과 값 ... 2 ) Modelsim 에서의 파형을 확인하기 위한 Testbench를 작성한다.* ALU 회로 Setting 설정 후 , Compilation success 화면* 이번 고찰 ... 에서는 Testbench 와 파형을 한 회로에서 두 개 구현한다. sel[2..0] 의 변화는 똑같고, 나머지 입력에서의 clk, clr, ld 도 같으나, a[5..0] 와 b[5
    리포트 | 11페이지 | 2,000원 | 등록일 2014.01.06
  • 논리회로실험-2014-Multiplex
    1. Purpose1) 2 to 1 mux 모듈을 component로 선언하여 8 to 1 mux를 설계한다.2) 입력에 따른 mux의 동작특성을 이해한다.3) 내부 신호 및 component의 사용 방법을 학습한다.2. Backgroundmultiplexer는 소수의..
    리포트 | 7페이지 | 1,000원 | 등록일 2014.11.05
  • 디지털 시스템 설계실험 Verilog, Simple computer 구현(Control Unit, Datapath, Data memory 등) FPGA보드 결과 사진
    므로 SRAM[0]과 SRAM[1]에 각각 2와 3으로 지정하였고결과는 6이 나올 것이다.매 #10 us 마다 CLK이 변화하게 하는 Testbench이다.Multiplier 동작을 위해
    리포트 | 4페이지 | 2,500원 | 등록일 2015.12.05 | 수정일 2018.05.16
  • 논리회로실험) Counter/ Timer 결과레포트
    - 10010100111001 - 1010 - 1011 - 1100 - 1101 - 1110 - 1111 - 0000 - 00015 ) Modelsim 파형 확인을 위한 Testbench ... 작성을 한다.- Up-counter Testbench - Up-counter Compilation* Up-counter의 Testbench와 Compilation. 1ns 단위 ... 확인을 위한 Testbench 작성을 한다.* Up-counter의 Testbench. 1ns 단위로 단위 시간마다 Input 의 입력 값이 변화한다.- Input : clk, c
    리포트 | 10페이지 | 2,000원 | 등록일 2014.01.06
  • 각종 Verilog Design 소스코드와 시뮬레이션 결과 및 합성결과와 코멘트
    -----◎ Testbench 파일`timescale 1ns / 1psmodule behavioral_tb();reg[7:0] a,b;wire same;behavioral inst ... -----------◎ Testbench 파일`timescale 1ns / 1psmodule structuaral_tb();reg[7:0] A1,A2;wire S;s
    리포트 | 9페이지 | 1,000원 | 등록일 2014.11.23 | 수정일 2019.11.22
  • 프레시홍 - 추석
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 09월 26일 금요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
7:42 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감