"입력회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로실험 아날로그 전자회로설계실습 atmega128 전기회로설계실습 적분기 및 미분기 op amp 프로젝트 건국대 rlc 병렬 다단증폭기 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"입력회로" 검색결과 201-220 / 25,406건

판매자 표지

전자회로실험 - 다이오드 응용실험1

을 살펴보고 비교한다. - 정류회로에서 발생하는 손실성분인 전압강하를 최소화하고자 커패시터(Capacitor)를 활용하여 피크 정류기(Peak Rectifier) 회로를 설계하여 입력 ... 에 전 방향의 전압 공급 · 입력 전압의 극성에 관계없이 정류가 이루어져 부하에 일정한 방향의 전압이 공급되며 일정한 전압 강하가 발생 · 후술할 브리지 정류회로에 비해 구조가 거대 ... 으로부터 출력 Vo의 리플(ripple) 값과 평균 값을 구하여 기록한다. (5) 브릿지 정류회로(Bridge Rectifier)를 설계한다. 입력전원 v?에 피크 값이 5V이고, 주파수

리포트 | 13페이지 | 2,000원 | 등록일 2025.03.20 | 수정일 2025.03.25

다운로드 장바구니
판매자 표지

디지털논리회로 실험 1. 기본 논리 게이트

실험 1:기본 논리 게이트예비 ReportPSpice Simulation디지털논리회로전자공학부 홍길동202500001. 7404 IC 핀- Not 게이트는 입력이 1일때 0 ... 게이트는 두 입력 A,B가 모두 1일때에만 0을 출력한다.7. 7400 IC 핀 회로구성-이 회로는 세 개의 입력 A,B,C 가 모두 1일때에만 0을 출력한다.8. 7402 IC ... 핀 회로구성- 이 회로는 세 개의 입력 A,B,C가 모두 0 일 때에만 1을 출력하는 회로이다.실험 1:기본 논리 게이트결과 Report디지털논리회로전자공학부 홍길동

리포트 | 7페이지 | 1,500원 | 등록일 2025.08.21

다운로드 장바구니
판매자 표지

전자회로실험 - 예비보고서 - 소오스팔로워 (Pspice 사진 모두 첨부)

이득, 입력 임피던스 및 출력 임피던스를 계산으로 구하고, PSpice 모의실험을 통해서 구하시오. 실험회로 1의 PSpice 우선 소오스 팔로워 회로에서 전압이득, 입력 ... 차값을 키우는 결과를 낸 것 같다. (2) 실험회로 1의 소오스 팔로워 회로의 입력-출력 전달 특성 곡선을 PSpice를 이용해서 그리시오. 실험회로 1 입력의 파형 출력의 파형 ... 과 목 : 전자회로실험 과 제 명 : 소오스 팔로워 전자회로실험 예비보고서 #8 실험 12. 소오스 팔로워 1. 예비 보고 사항 (1) 실험회로 1의 소오스 팔로워 회로에서 전압

리포트 | 4페이지 | 2,000원 | 등록일 2025.03.20 | 수정일 2025.03.25

다운로드 장바구니
판매자 표지

(A+) 아날로그회로실험및설계 Op-amp 반전, 비반전 증폭기 실험 보고서

에서 나와서 이것이 진짜 출력의 원인이 된다.? 반전 증폭기란? (Inverting AMP)- 출력 전압이 입력에 비례한 값에 부호는 반전되어 나타나기 때문에 붙여진 회로 구조. ... - 위의 회로의 OP amp가 이상적인 OP amp라고 가정하면,- 우리가 궁금한 부분은 입력 전압에 따른 출력 전압의 변화이다.- 연산 증폭기의 특성 상, Vp가 0V이고 ... 출력의 신호가 입력의 신호와 동일하게 출력되는 회로이다.- 아래의 사진이 비반전 증폭기의 대표적인 회로이다.- 반전 증폭기와는 달리 입력 전압이 비반전 입력 단자의 입력으로 들어간다

리포트 | 13페이지 | 3,000원 | 등록일 2024.11.04

다운로드 장바구니
판매자 표지

논리회로 시간 지연 측정 실험 보고서

를 직렬로 설치한 다음에 두 개의 인버터를 연결하여 NOT 게이트 두 개를 구성한다.함수 발생기를 이용하여 1MHz의 입력 신호를 생성하고, 회로에 인가한다.파워 서플라이를 이용 ... 하여 회로에 5V의 전원을 공급하고 인버터 IC를 전원 핀과 접지 핀을 브레드보드 파워 라인에 연결한다.함수 발생기를 사용하여 1MHz의 사각파 신호를 생성시키고 회로의 입력 단자에 연결 ... 하고함수 발생기의 출력 전압을 적절하게 조절한다.오실리스코프 채널 1번을 1번핀(인버터의 입력)에 연결하고 채널 2 두 번째 8번핀(인버터의출력)에 연결합니다.이러한 회로를 통해

리포트 | 2페이지 | 2,000원 | 등록일 2024.11.21

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 15 다단 증폭기)

에서는 각 증폭 단의 입력 임피던스와 출력 임피던스가 중요한 역할을 한다. 첫 번째 증폭 단의 입력 임피던스는 회로에 인가되는 신호 소스와 매칭이 되어야 하며, 마지막 증폭 단의 출력 ... 한다. 이때 실험회로 1의 2단 증폭기의 입력-출력 전압의 크기를 [표 15-4]에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 v _{sig}, 첫 번째 단의 입력 전압 ... 출력 전압두번째단 출력 전압 4. 실험회로 1의 입력 저항과 출력 저항을 직접 측정하여 [표 15-5]에 기록하시오. 입력 저항을 측정하기 위해 입력의 DC 전압을 변화

리포트 | 18페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
전자회로실험 과탑 A+ 결과 보고서 (실험 2 정류회로)

결과 보고서 실험 02_정류회로 과목 학과 학번 이름 1 회로의 이론적 해석 반파 정류회로(실험회로 1) 이 회로는 반파 정류 회로로, 입력 전압 V_s가 양의 반주기 동안 ... 때 다이오드는 reverse biased 상태가 되어 전류가 흐르지 않고 출력은 0이 된다. 따라서 이 회로는 입력 교류 신호의 양의 반주기만을 이용하여 직류 성분을 출력으로 변환 ... 한다. 피크 정류회로(실험회로 2) 이 회로는 피크 정류 회로로, 입력 신호의 피크 값을 저장해 출력한다. 입력 전압 V_s의 양의 반주기 동안, 다이오드 D_1가 forward

리포트 | 10페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

전자회로실험 - 결과보고서 - 이미터팔로워

고, 전압을 0V, 12V, 3V~9V는 500mV 간격으로 변화시키면서 의 DC 전압을 측정하여 [표 8-2]에 기록하고, 실험회로 1의 입력-출력 전달 특성 곡선을 [그림8-8 ... 과 출력 전압의 그래프는 다음과 같다.[그림 8-8](3) 능동 영역에서 회로가 동작하는 경우 BJT의 트랜스컨덕턴스 값, 입력 저항 , 이미터 저항 , 전류 증폭도 를 구하여 [표 8 ... 에 10kHz의 정현파의 입력 전압을 인가한다. 이때 공통 베이스 증폭기 회로의 입력-출력 전압의 크기를 [표 8-4]에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 입력

리포트 | 14페이지 | 10,000원 | 등록일 2025.03.20

다운로드 장바구니
판매자 표지

전자회로실험 - 결과보고서 - 이미터 팔로워

, 12V, 3V~9V는 500mV 간격으로 변화시키면서 의 DC 전압을 측정하여 [표 7-2]에 기록하고, 실험회로 1의 입력-출력 전달 특성 곡선을 [그림 7-9]에 그리시오.(RE ... sweep을 진행하고 그 추세를 확인하였다.각 전압일 때 Vo값을 캡처한 사진을 아래에 첨부하였다.[그림 7-9] (입력전압-출력전압 그래프)(3) 능동 영역에서 회로가 동작 ... 하는 경우 BJT의 트랜스컨덕턴스 값, 입력 저항 , 이미터 저항 , 전류 증폭도 를 구하여 [표 7-3]에 기록하시오. 이를 이용하여 실험회로 1의 소신호 등가회로를 그리고, 이미터

리포트 | 15페이지 | 10,000원 | 등록일 2025.03.20

다운로드 장바구니
판매자 표지

(A+) 아날로그회로실험및설계 Op-Amp 단위이득 팔로우와 비교기 실험 보고서

의 원인이 된다.? 반전 증폭기란? (Inverting AMP)- 출력 전압이 입력에 비례한 값에 부호는 반전되어 나타나기 때문에 붙여진 회로 구조.- 위의 회로의 OP amp가 이상 ... 하게 출력되는 회로이다.- 아래의 사진이 비반전 증폭기의 대표적인 회로이다.- 반전 증폭기와는 달리 입력 전압이 비반전 입력 단자의 입력으로 들어간다.- 이러한 회로를 해석할 때 ... .- 또 이상적인 OP amp의 특성 중 하나인 입력 단자의 저항이 무한대라는 것을 적용하면 비반전 입력 단자의 전압은 비반전 증폭기 회로의 입력 전압 Vi가 된다.- 입력 전압

리포트 | 16페이지 | 3,000원 | 등록일 2024.11.04

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 22 연산 증폭기 특성)

예비 보고서 실험 22_연산 증폭기 특성 과목 학과 학번 이름 1 실험 개요 연산 증폭기는 아날로그 회로에서 가장 널리 사용되는 회로이다. 일반적인 연산 증폭기는 차동 입력 ... - 오실로스코프 - 함수 발생기 - 연산 증폭기(LM741) - 저항 3 회로의 이론적 해석 기본적인 연산 증폭기 회로(실험회로 1) 연산 증폭기(op-amp)는 두 입력 단자 간의 전압 차이 ... 가 아주 작아도 높은 출력 전압을 생성할 수 있다. op-amp의 출력 전압은 입력 전압 차이에 op-amp의 전압 이득을 곱한 값이다. 일반적인 op-amp 회로에서 출력 전압

리포트 | 10페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
전자회로실험 과탑 A+ 결과 보고서 (실험 23 연산 증폭기 응용 회로 1)

에 입력 신호를 연결하여 신호를 증폭하는 회로다. 이 회로에서 입력 신호가 비반전(+) 단자로 들어가기 때문에, 출력 신호는 입력 신호와 동일한 위상을 가지며, 반전되지 않는다. 이득 ... 에 유리하다.- 반전 증폭기는 연산 증폭기의 반전(-) 단자에 입력 신호를 연결하여 신호를 증폭하는 회로다. 이 회로에서 출력 신호는 입력 신호와 180도 반대 위상을 가지며, 반전 ... 된다. 증폭 이득 A_v는 피드백 저항 R_f와 입력 저항 R_in의 비율로 결정되며, 로 계산된다. 이 회로는 신호를 반전시키는 특성을 가지며, 비교적 낮은 입력 임피던스를 제공

리포트 | 9페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

건국대학교 전기전자기초실험2 연산증폭기1 예비레포트 결과레포트

를 사용하시오.)그림 1-1 능동 저역 통과 필터 회로모의실험을 위하여 구성한 LTspice 회로의 사진을 첨부한다.그림 1-1 회로를 구성한 뒤 크기가 2V인 정현파를 입력 ... kHz 조건과 100kHz 조건일 때, 입력 전압과 출력 전압 파형을 도시하시오.LTspice의 ACsweep을 이용하여 위의 회로에 대한 Bode plot을 첨부하시오.모의실험 2 ... 을 위하여 구성한 LTspice 회로의 사진을 첨부한다.그림 2-1 회로를 구성한 뒤 크기가 2V인 정현파를 입력하고 아래의 표를 작성하라.※G=20log10(Vout/Vin

리포트 | 14페이지 | 4,500원 | 등록일 2024.12.26

다운로드 장바구니
판매자 표지

기초회로실험 - RC회로의 과도응답 및 정상상태응답

-3에서와 같은 회로를 꾸미고 각각의 회로에 RC회로의 입력단에 함수발생기를 이용하여 “삼각파”,“사각파”를 입력하여 본다.3. 저항 = 1kohm 이며 커패시터 = 100mu F ... 으로 한다.4. 측정을 위해 입력 신호단에도 오실로스코프를 연결하여, 출력파형과 동시에 비교를 한다.5. [적분 회로] load impedance를 High Z에 놓고 전압은 2V ... . 실험 결과커패시터를 출력으로 하게 되면 적분회로로 동작한다. 이는 사각파 50hz와 100hz에서 가장 잘 관찰할 수 있다. 위에 그림을 살펴보면 0을 기점으로 입력파형이 0이사

리포트 | 11페이지 | 3,000원 | 등록일 2025.03.20

다운로드 장바구니
판매자 표지

[토론 A+] 조합 논리 회로와 순차 논리회로를 비교하시오.

조합 논리 회로와 순차 논리회로를 비교하시오.1.1 조합논리회로조합 논리 회로(Combinational Logic Circuit)는 입력에 대한 결과가 오직 현재 입력에만 의존 ... 하고, 이전의 상태나 기억이 없는 논리 회로를 말합니다. 이러한 회로에서는 출력은 현재 입력에 의해 즉시 결정됩니다. 주어진 입력값에 대해 결정된 논리 함수에 따라 출력을 생성 ... 하는 회로로, 논리 게이트(AND, OR, NOT, NAND, NOR 등)와 같은 기본 논리 게이트로 구성되며, 조합 논리 회로에서는 각각의 입력 조합에 대해 고유한 출력이 생성

리포트 | 2페이지 | 1,500원 | 등록일 2023.11.30

다운로드 장바구니
판매자 표지

시프트 레지스터 카운터_예비레포트

(Testbench)는 베릴로그 HDL을 사용하여 회로를 테스트하는 데 사용되는 코드이다. 테스트 벤치에는 다음과 같은 구성 요소가 있다.1. 테스트 입력: 테스트 벤치에서 회로로 전달 ... 되는 입력 신호.2. 테스트 출력: 회로에서 반환되는 출력 신호.3. 클럭 신호: 회로의 동작을 제어하는 클럭 신호.4. 시뮬레이션 시간: 시뮬레이션에서 실행되는 시간.5. 디버깅 ... ) Verilog HDLIEEE 1364로 표준화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용

리포트 | 7페이지 | 1,500원 | 등록일 2025.09.17

다운로드 장바구니
판매자 표지

광운대 기초전자회로실험(기전실) 예비레포트(논리게이트) (만점 레포트)

하고 표 4-8과 표 4-9를 완성하라[그림5-1] 실험 회로들- 논리 게이트(2)-1) 부록 A에서 7432 quad 2-입력 OR 게이트와 7486 quad 2-입력 XOR ... 의 마지막 줄을 완성하라.5) 규칙 10을 보여주는 회로를 설계하라. 보고서의 표 7-3에 보인 것과 같이 펄스발생기는 입력 A를 대변하기 위해 사용되고 입력 B쪽에는 스위치를 사용 ... 파형을 이용한 게이트 테스트2)OR 및 XOR 게이트를 이용하여 4비트 2진수의 1의 보수 또는 2의 보수를 취하는 회로 구성3)가상적 결함에 대한 보수 회로의 고장진단-------

리포트 | 16페이지 | 1,500원 | 등록일 2025.06.22

다운로드 장바구니
판매자 표지

교류및전자회로실험 실험3_순차 논리 회로 기초 결과보고서

면 ON, 떼면 OFF 가 되도록 회로를 구성한다.(2) 아두이노 보드의 디지털 입력중 하나를 플립플롭의 Clock으로 사용하고 함수발생기를 이용하여 0-5V 100Hz의 구형파 ... - 소프트웨어를 이용한 T 플립플롭(6) 아두이노 보드의 디지털 입력중 하나를 플립플롭의 T 입력으로 사용하고, 스위치를 연결해 스위치를 누르면 ON, 떼면 OFF 가 되도록 회로 ... 를 구성한다. (회로 구성은 동일하다): 이전 회로와 구성이 동일하여 이전 회로를 그대로 사용하였다.(7) 아두이노 보드의 디지털 입력중 하나를 플립플롭의 Clock으로 사용하고 함수

리포트 | 9페이지 | 1,000원 | 등록일 2024.08.17

다운로드 장바구니
판매자 표지

(A+) 아날로그회로실험및설계 Op-Amp 미분기 실험 보고서

란? (Inverting AMP)- 출력 전압이 입력에 비례한 값에 부호는 반전되어 나타나기 때문에 붙여진 회로 구조.- 위의 회로의 OP amp가 이상적인 OP amp라고 가정하면,- 우리 ... 증폭기란? (Noninverting AMP)- 비반전 증폭기는 이름에서 알 수 있듯이 반전 증폭기와는 달리 출력의 신호가 입력의 신호와 동일하게 출력되는 회로이다.- 아래의 사진 ... 이 비반전 증폭기의 대표적인 회로이다.- 반전 증폭기와는 달리 입력 전압이 비반전 입력 단자의 입력으로 들어간다.- 이러한 회로를 해석할 때 OP amp는 이상적인 OP amp라고

리포트 | 14페이지 | 3,000원 | 등록일 2024.11.04

다운로드 장바구니
판매자 표지

[A+결과보고서] 실습 7. 논리함수와 게이트

게이트의 진리표와 등가회로를 작성하고 두 입력의 모든 경우에 대해 출력 전압의 값을 측정한다.1) NAND 게이트ABY출력 결과001011101110표 1. NAND 게이트 진리 ... . XOR 게이트 진리표 및 출력 결과위 표에 첨부된 사진들에서 구성한 각 게이트의 등가회로와 입력에 따른 LED의 발광 여부를 함께 확인할 수 있다. Power supply의 노란색 불 ... ) NAND 게이트만 사용하여 AND, OR, NOT 게이트의 등가회로를 구성한다. NAND, NOT 게이트를 사용하여 3입력 NAND 게이트의 등가회로를 구성한다.그림 1. AND 게이트

리포트 | 13페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니

이전10개 6 7 8 9 101112 13 14 15 다음10개

파워링크

신청하기