• AI글쓰기 2.1 업데이트
  • 통합검색(485)
  • 리포트(366)
  • 자기소개서(111)
  • 논문(3)
  • 이력서(3)
  • 시험자료(1)
  • ppt테마(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

디지털 디지털시스템설계 fpga 프로젝트 FPGA 디지털시스템실험 mu0 전전설2
판매자 표지는 다운로드시 포함되지 않습니다.

"systemverilog" 검색결과 281-300 / 485건

  • 자료 표지
    7주차 예비보고서- 디지털 시스템 설계 및 실험
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목Sequential Circuit 설계 및 구현실험목표1. 동기식 ... . 이 카운터는 시스템을 설계하는데 중요하다. 시스템에 필요한 주파수를 생성하는 부분에서도 이 카운터가 사용되고, 데이터의 흐름을 나타내는 곳에서도 카운터가 사용된다. 이 절
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29
    다운로드 장바구니
  • 자료 표지
    포항공과대학교 대학원 입학 자기소개서 (포항공대, 포스텍)
    로 분야 발전에 기여하는 인재가 되고 싶다는 꿈을 키웠습니다.디지털시스템설계 수업은 verilog를 집중적으로 배우는 과목이었습니다. 매주 실습과제가 주어졌고, 마지막에는 24 ... 적으로는 일의 결과물이 인간의 삶의 질 향상에 기여하는 것입니다.디지털 회로에 관심이 많아 이를 주로 연구하시는 교수님 밑에서 FFT 프로세서의 성능 비교 및 verilog 설계 ... 하였습니다. 이를 토대로 내부 bit 수를 정했습니다. 마지막으로 verilog를 이용하여 Xilinx 프로그램상에 최종 FFT processor를 설계하였고, 프로세서의 성능을 비교
    Non-Ai HUMAN
    | 자기소개서 | 2페이지 | 3,000원 | 등록일 2017.07.15 | 수정일 2020.11.03
    다운로드 장바구니
  • 자료 표지
    Verilog HDL
    Systems가 Open Verilog International (OVI)라는 조직을 구성하고 Verilog HDL을 공개1993년 IEEE Working Group이 구성 ... Post-Lab Report- Title: Lab#03_Verilog HDL -담당 교수담당 조교실 험 일학 번이 름목 차< 초록 (Abstract) >1 ... 으로율적인 설계관리HDL 언어의 구조적 설계 (structured design) 기능을 이용한 전체 설계의 기능별 분할 설계 및 설계관리 및 문서화 용이Verilog HDL의 역사
    Non-Ai HUMAN
    | 리포트 | 77페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08
    다운로드 장바구니
  • 자료 표지
    디지털시스템실험 3주차 결과보고서
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서2017 디지털 시스템 설계 및 실험 KECE210 전기전자공학부실험제목
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,500원 | 등록일 2018.01.02
    다운로드 장바구니
  • 자료 표지
    A+ 디지털 시스템 실험 Random Access Memory (RAM) <9주차 결과보고서>
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목 ... *************1100110111011111111111[그림 4] 16x4 RAM FPGA 결과[그림 5] 16x4 RAM FPGA 결과토의Verilog로 RAM을 구현
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,500원 | 등록일 2017.07.05
    다운로드 장바구니
  • 자료 표지
    verilog로 구현한 정렬 알고리즘
    Non-Ai HUMAN
    | 리포트 | 5,000원 | 등록일 2015.06.09
    다운로드 장바구니
  • 자료 표지
    중소기업을 겨냥한 전자공학전공생의 자소서
    , 디지털시스템설계 과목들을 들으며 Verilog HDL 언어도 공부했습니다. 그러면서 반도체, 특히 그 안에 들어가는 언어 Verilog HDL에 관심을 갖게 되었습니다. 관심은 많 ... 었습니다. 소프트웨어와 관련된 C프로그래밍과 컴퓨터구조 등을 듣기도 하였고, 하드웨어와 관련된 반도체소자공학, 디지털시스템설계, 반도체 및 디스플레이 등을 수강하였습니다. 특히 디지털시스템설계 ... 과목을 수강하면서, 반도체칩 안에 들어가는 Verilog HDL이라는 언어를 접하게 되면서 반도체에 빠지게 되었습니다. 해당 과목을 수강하면서 여러 가지 과제를 했고, 많은 흥미
    Non-Ai HUMAN
    | 자기소개서 | 2페이지 | 3,000원 | 등록일 2017.05.14
    다운로드 장바구니
  • 자료 표지
    서울시립대학교-전자전기컴퓨터설계실험2-제08주-Lab07-Pre
    KnowledgesState MachineState is changed by external input and system clock.Output value is determined by ... 의 사이) output = 2’b10이 된다.Reference교안 – Verilog HDL 실습 Lab#07 Sequential Logic Design, FSM and Clocked ... Counter, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.State Machine, Wikipedia.
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    SVA를 이용한 교통 신호등 로직 설계
    구현된 교통 신호등 논리 회로를 SVA를 이용하여 상태 천이를 check하는데 있다.
    Non-Ai HUMAN
    | 리포트 | 3,000원 | 등록일 2014.11.26 | 수정일 2014.12.29
    다운로드 장바구니
  • 자료 표지
    A+ 디지털 시스템 실험 7-segment <5주차 결과보고서>
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목7-s ... 를 나타낸다. 이를 바탕으로 작성한 Verilog 코드는 다음과 같다.module Line_Decoder (input [3:0] A,output [3:0] S);assign S[3 ... egment 출력 비트를 가지게 된다. 여기서는 10의 자리까지 나타내었다. 이를 바탕으로 구현한 Verilog 코드는 다음과 같다.module Line_Decoder (input
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 1,500원 | 등록일 2017.07.05
    다운로드 장바구니
  • 자료 표지
    A+ 디지털 시스템 실험 Simple Computer – Data Path <10주차 결과보고서>
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목 ... Simple Computer ? Data Path실험목표① 컴퓨터 시스템의 기본적인 구조를 이해한다.② DATAPATH를 설계 및 구현하고 검증한다.실험결과1. Register File ... 으로 구성되는데, Register File은 9주차 실험에서 RAM을 설계했던 것을 응용할 수 있었다. Verilog 코드는 다음과 같다.module RegisterFile(CLK
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2017.07.05
    다운로드 장바구니
  • 자료 표지
    4비트 ALU 설계 및 검증 (8개 인스트럭션)
    Non-Ai HUMAN
    | 리포트 | 3,000원 | 등록일 2014.12.01
    다운로드 장바구니
  • 자료 표지
    A+ 디지털 시스템 실험 기본적인Combinational Circuit <3주차 예비보고서>
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2016 전기전자공학부이름학번실험제목기본적인 ... Gate를 사용하여 회로를 그린다.3. 그린 회로에 1:1 mapping 되는 verilog 코드를 구현한다.module decoder(in,out);input [0:1] in ... 방법으로 구현할 지 선택한다.2.방법을 선택한 다음, 회로를 Verilog 코드로 구현하고 컴파일 한다.
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2017.01.03
    다운로드 장바구니
  • 자료 표지
    편입학 공대 합격자기소개서(서울시립대,부산대,경북대,건국대)
    통신공학도로써 기본적인 전공 및 실험 과목들을 이론과 실습으로 모두 다루었습니다. 본격적인 공학인증시스템 도입으로 공학인증과목을 이수하여야 했는데 그 중 특히 Verilog HDL ... 가 되기 어렵다는 판단에 저를 최대한 발휘할 수 있는 곳이 필요했습니다. 그러다가 개인의 창의력을 바탕으로 체계적인 교육시스템을 접목시킨 Term project and Team
    Non-Ai HUMAN
    | 자기소개서 | 1페이지 | 3,000원 | 등록일 2020.03.15 | 수정일 2020.03.16
    다운로드 장바구니
  • 자료 표지
    A+ 디지털 시스템 실험 Latch & Flip-Flop <6주차 결과보고서>
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목 ... 일 때 동작하게 하였다. Verilog 코드는 다음과 같다.module SR_Latch(input S,R,CLR, output Q,Q_n);wire q,q_n;nand A1(q,S ... 하는 모습을 보여주고 있다. 이를 바탕으로 구현한 Verilog 코드는 다음과 같다.module SR_Latch(input S,R, output Q,Q_n);nand A (Q,S,Q
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,500원 | 등록일 2017.07.05
    다운로드 장바구니
  • 자료 표지
    현대오트론 자기소개서
    시스템설계 과목에서 객체 인식 프로그램을 설계하였습니다. 이러한 경험을 바탕으로 현대오트론의 차량용 반도체 개발직무에서 제 역량을 발휘할 수 있다고 생각합니다.자율주행차 기술 ... 했습니다. 반도체 공정실습에서 습득한 지식을 바탕으로 칩 면적을 고려해 Layout 설계하고 Logic 설계 단계에서는 Verilog를 사용하여 연산 block들을 구성했습니다. 또한 ... 해주시고, 한 가지를 선택하시어 자세히 서술해주시기 바랍니다.4-1. 경험 1 (최소 10자, 최대 100자 입력가능)FPGA를 이용한 실습 과목에서 팀원들과 함께 Verilog
    Non-Ai HUMAN
    | 자기소개서 | 4페이지 | 3,000원 | 등록일 2020.03.12
    다운로드 장바구니
  • 자료 표지
    디지털 시스템 실험 Latch & Flip-Flop 예비보고서
    디지털 시스템 설계 및 실험 예비 보고서작성자:학번:실험조:실험일:실험제목Latch & Flip-Flop실험목표1. SR Latch를 설계한다.2. SR Latch를 이용하여 D ... 를 설계한다.SR latch의 Verilog Code를 작성해 보자______________________________________________module SRlatch(S,R ... ______________________________________________2. D Flip-flop을 설계한다.앞서 만든 SL latch 3개를 이용한 D Flip-flop의 Verilog Code를 작성
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2016.04.08
    다운로드 장바구니
  • 자료 표지
    Verilog HDL 문법 자료 (A+받은 자료 입니다)
    : intergrated Circuit Verilog HDL는 HiLo와 C언어의 특징을 기반으로 개발되었다. HDL은 상위 시스템 레벨부터 하위 게이트 레벨까지 하드웨어를 기술해주는 언어이 ... Verilog HDLHDL : Hardware Description Language VHDL: VHSIC HDL VHSIC: Very High Speed IC IC ... 다.Verilog HDL의 장점과 문제점 1)C언어와 비슷하므로 c언어 알면 쉽게 배울 수 있다. 2)Simulation 능력이 우수 3)언어 체계 단순해 시뮬레이터가 고속이며 합성
    Non-Ai HUMAN
    | 리포트 | 34페이지 | 3,000원 | 등록일 2015.06.22 | 수정일 2015.06.23
    다운로드 장바구니
  • 자료 표지
    디지털 시스템 실험 Latch & Flip-Flop 결과보고서
    디지털 시스템 설계 및 실험 결과 보고서작성자:학번:실험조:실험일:실험제목Latch & Flip-Flop실험목표1. SR Latch를 설계한다.2. SR Latch를 이용하여 D
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2016.04.08
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates
    . 실험 목적Verilog HDL 언어를 이용하여 디지털 회로를 디자인을 하기에 앞서 Schematic 설계를 수행한다. ISE의 여러 logic gate 및 도구들을 사용해 최종 ... 다. Datasheet를 참조하여 논리 게이트를 몇 개까지 한 칩에 구현할 수 있는지 조사하시오.▲spartan-3 FPGA 요약위 표에서 XC3S200을 살펴보면 System
    Non-Ai HUMAN
    | 리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16
    다운로드 장바구니
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 04일 화요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
11:11 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기