디지털 시스템 실험 Latch & Flip-Flop 결과보고서

목차

1. 실험제목
2. 실험목표
3. 실험결과
4. 토의

본문내용

<실험코드 – SR Latch 설명>
<SR Latch의 회로도>
입력값으로 S와 R을 받고 이것을 nand 게이트 2개를 이용해 코드를 구현하였다. 첫 번째 nand는 S와 두 번째 nand의 출력(Q’)를 입력으로 받고, 두 번째 nand는 R과 첫 번째 nand의 출력(Q)을 입력으로 받는다. 이렇게 하여 Q와 Q’를 출력한다.

<실험코드 – D Flip-flop 설명>
<SR Latch 3개를 이용한 D Flip-flop의 구조>
SR latch 3개와 and 게이트를 이용하여 코드를 구현하였다. D와 CLK을 입력으로 받고 Q와 Q’를 출력으로 내보내는 D Flip-flop이다. 여기서 출력 Q는 입력 D의 값을 그대로 내보내게 된다. 위 구조에서 왼쪽 아래에 있는 SR latch는 nand 게이트에 입력이 3개가 들어가게 된다. 이는 왼쪽 위 nand의 Q’와 CLK를 and로 묶은 후(line 10) 이것을 아래 SR latch의 S로 입력해주고, D를 R로 입력해주면(line 11) 위 구조와 같은 기능을 하게 된다.

참고 자료

없음