• AI글쓰기 2.1 업데이트
  • 통합검색(483)
  • 리포트(366)
  • 자기소개서(109)
  • 논문(3)
  • 이력서(3)
  • 시험자료(1)
  • ppt테마(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

디멀티플렉서 디지털시스템설계 fpga 프로젝트 FPGA 디지털시스템실험 mu0 우선순위인코더 전전설2
판매자 표지는 다운로드시 포함되지 않습니다.

"systemverilog" 검색결과 81-100 / 483건

  • 자료 표지
    CNN 추론 연산 가속기를 위한 곱셈기 최적화 설계 (Design of Multipliers Optimized for CNN Inference Accelerators)
    한국정보통신학회 이재우, 이재성
    논문 | 6페이지 | 무료 | 등록일 2025.03.21 | 수정일 2025.03.28
    다운로드
  • 판매자 표지 자료 표지
    BCD code, 세븐 세그먼트에 대한 이론 및 회로
    형이다.4. Simulation 결과6. 참고 문헌(1) verilog를 이용한 디지털 시스템 설계(Charle Roth, Lizy Kurian John, Byeong Kil LEE ... 저)(2) Verilog HDL 디지털 설계와 합성의 길잡이(sam ir Palnitkar 저)(3) Verilog HDL을 이용한 디지털 시스템 설계 및 실습(신경욱 저)
    리포트 | 5페이지 | 2,500원 | 등록일 2023.06.22
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자회로실험 시프트레지스터 카운터 실험 레포트
    화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있다.C 언어와 비슷한 문법을 가져서 사용 ... 하게 설계한 로직을 반복적으로 이식 할 수 있고, 업데이트가 가능하다는 점이 있다. 단점으로는 고비용, 사이즈문제가 있다.- 베릴로그(Verilog)IEEE 1364로 표준
    리포트 | 9페이지 | 3,000원 | 등록일 2025.04.19
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자회로실험 Moore & Mealy Machine 실험 레포트
    가 있다. 베릴로그(Verilog)IEEE 1364로 표준화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도
    리포트 | 9페이지 | 3,000원 | 등록일 2025.04.19
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 1 실험결과보고서
    Chapter 1. 실험 목적Verilog HDL을 통해 FPGA를 이용하여 AND gate를 설계한 후 led동작을 확인해본다.Chapter 2. 관련 이론ü Verilog ... HDL과 VHDL- FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어- IEEE 1364로 표준화되어있으며 회로 설계, 검증, 구현 등의 용도로 사용가능
    리포트 | 4페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 2 실험결과보고서
    Chapter 1. 실험 목적Verilog HDL을 통해 FPGA를 이용하여 Full adder와 D 플립플롭을 설계해본다.Chapter 2. 관련 이론ü Verilog HDL ... 과 VHDL- FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어- IEEE 1364로 표준화되어있으며 회로 설계, 검증, 구현 등의 용도로 사용가능하다.
    리포트 | 6페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 3 실험결과보고서
    Chapter 1. 실험 목적Verilog HDL을 통해 FPGA의 7 segment를 이용하여 Timer를 설계해본다.Chapter 2. 관련 이론ü Verilog HDL ... 과 VHDL- FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어- IEEE 1364로 표준화되어있으며 회로 설계, 검증, 구현 등의 용도로 사용가능하다.
    리포트 | 7페이지 | 2,500원 | 등록일 2023.02.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    시프트 레지스터 카운터_예비레포트
    ) Verilog HDLIEEE 1364로 표준화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용 ... 되었다는 것 등의 일반적인 프로그램과의 다른 점도 존재한다. [1]2) Module베릴로그(Verilog) module은 베릴로그 HDL에서 가장 기본적인 기술 단위이다. 다른 프로그래밍
    리포트 | 7페이지 | 1,500원 | 등록일 2025.09.17
    다운로드 장바구니
  • 판매자 표지 자료 표지
    Verilog 언어를 이용한 Sequential Logic 설계_예비레포트
    다.[1]2) Hardware Description Language (HDL)IEEE 1364로 표준화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어 ... 6주차 예비레포트1. 실험 제목Verilog 언어를 이용한 Sequential Logic 설계2. 실험 목적1) Hardware Description Language(HDL
    리포트 | 6페이지 | 1,500원 | 등록일 2025.09.17
    다운로드 장바구니
  • 자료 표지
    [논리회로설계실험] Xor gate & Xnor gate (logic gate 구현)(성균관대)
    I. 실험 목표 및 내용A. 실험 목표Verilog HDL을 이용하여 일반적으로 사용되는 basic gate 중 XOR Gate와 XNOR Gate를 behavioral ... (Behavioral/Dataflow/Gate level)1) Dataflow Modeling주로 Boolean 함수, 연산자 등으로 표현하며 데이터의 흐름을 나타내듯이 시스템 또는 ... 하는 기술 방법으로 문서화 편의성이 우수하다. 내부적으로 어떤 구조를 가지는 지와는 상관없이 시스템의 동작을 알고리즘 레벨에서 표현한다. 해당 모델링은 진리표에 의해서만 표현
    리포트 | 8페이지 | 1,500원 | 등록일 2024.06.07 | 수정일 2025.06.09
    다운로드 장바구니
  • 판매자 표지 자료 표지
    A+ 연세대학교 기초디지털실험 6주차 결과보고서 Finite State Machine
    을 알아본 후, 상태 전이 표를 살펴본다. 이어서 Verilog HDL을 통해 FSM을 기반으로 한 순차 논리 회로의 예제를 설계하고, 올바르게 동작하는지 확인한다.1. 이론1.1 ... Finite State Machine (FSM)Finite State Machine (FSM)은 유한한 개수의 구분되는 상태(state)를 가지는 시스템이다. 예를 들어, 실수 축 ... 의 연속적인 값으로 상태가 조절되는 시스템은 FSM이 될 수 없으므로, 볼륨을 연속적으로 조절하는 스피커는 FSM에 해당하지 않는다. 또한 FSM은 한 번에 하나의 상태만 가질 수 있
    리포트 | 14페이지 | 1,500원 | 등록일 2025.02.19
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+
    으로 개발하였다.- 1991년 Cadence Design Systems가 Open Veriog Innternational(OVI)라는 조직을 구성하고 Verilog HDL을 공개했다. ... Post-reportBasic Gates in Verilog실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어의 기본 사용법을 익히 ... . Verilog HDL: 미 Cadence사 제품, 유연한 문법- 1983년 Gateway Design Automation사에서 하드웨어 기술언어인 HiLo와 C언어의 특징을 기반
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 NAND2,NOR2.X
    1. 실험 제목 [Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증]2. 실험 목적-Hardware Description Language(HDL)을 이해 ... -1-bitFullAdder와 Half Adder의 심볼 및 동작을 이해하고, 이를 응용하여 4-bit Adder의 설계 방법을 익힌다.-4-bit Adder를 Verilog HDL ... (Altera, Xilinx)-Vivado Design Suite 2014.4-Digilent adept system_v2.16.44. 관련 이론-FPGAFPGA(field
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2021.06.20
    다운로드 장바구니
  • 자료 표지
    전전설2 3주차 실험 결과레포트
    실험3. Basic Gates in Verilog결과보고서담당 교수 : 교수님학과 : 전자전기컴퓨터공학부학번 :이름 :제출한 날짜 :1. 실험주제 : Introduction to ... Verilog HDL2. 실험목적 : 여러가지 Verilog HDL 언어의 기본 사용법을 익힌다.- 비트 단위 연산자를 이용하는 방법- Gate Primitive를 사용하는 방법 ... 조사HDL(Hardware description language) 하드웨어 기술을 표현하는 언어로써 디지털 시스템의 기능 및 하드웨어 특징을 컴퓨터의 고급 언어에 접합하여 원
    Non-Ai HUMAN
    | 리포트 | 23페이지 | 1,000원 | 등록일 2021.11.30
    다운로드 장바구니
  • 자료 표지
    한기대_디지틀시스템 설계 및 실습_과제7_CPU 제작(보고서 및 소스 포함)
    4. 설계목적 디지털 설계 및 시스템 강의시간에 배운 Verilog 지식을 토대로 하여 최종 Term Project 과제 소형 DSD_CPU의 구조를 설계 및 FPGA로 제작
    Non-Ai HUMAN
    | 시험자료 | 20페이지 | 10,000원 | 등록일 2020.11.04
    다운로드 장바구니
  • 자료 표지
    충북대 디지털시스템설계 결과보고서4
    디지털시스템설계 실습 결과보고서학번이름1. 실험 제목Dedicated Microprocessor2. 실험목표(1) Dedicated Microprocessor 중 ... Summation of n down to 1을 verilog를 통해 설계한다.(2) Simulation을 통해 결과를 확인한다.3. 실험 내용FSMCurrent StateNext State(i ... 은 Dedicated Microprocessor 중 Summation of n down to 1을 verilog를 통해 설계해보았다. 시뮬레이션 결과 의도한 대로 제대로 나올 수 있
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14
    다운로드 장바구니
  • 자료 표지
    충북대 디지털시스템설계 결과보고서1
    디지털시스템설계 실습 결과보고서학번이름1. 실험 제목1-bit Full Adder Design2. 실험목표(1) Structural modeling과 Data-flow ... , 20ns마다 반복됨을 알 수 있다.5. 비고 및 고찰이번 실험은 1-bit Full Adder를 verilog로 design 해보는 실험이었다. 프로그램 사용이 아직 미숙 ... 은 ppt를 참고하였기 때문에 실험 결과는 의도한 대로 제대로 나올 수 있었다. 이번 실험을 통해 verilog의 modeling 방법인 Structural modeling과 Data
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab07(예비) / 2021년도(대면) / A+
    Pre-reportSequential Logic 2날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... ) Finite State Machine(FSM)- FSM은 정해진 개수의 상태를 가지고, 상태의 천이를 통해 출력을 생성하는 회로로서, 디지털 시스템 제어회로에 폭 넓게 사용 ... write a Verilog HDL of Mealy synchronous state machine having a single input, x_in, and a single
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    vhid 전가산기 이용 설계 보고서
    , Cout = 1A, B, Cin 모두 1이면 S = 1, Cout = 1전가산기 설계 과정을 통해 조합논리회로를 Verilog로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통 ... + xyz C = xy + xz + yz전가산기 논리식을 통한논리도곱의 합으로 구성된 전가산기Verilog로 논리게이트의 심볼배치 (2개의 반가산기와 하나의 OR게이트로 구성된 전가산기 ... Adder을 verilog의 simulation 결과를 통해 얻은 RTL 모델전가산기 코딩으로 인한 시뮬레이션 결과4-bit-fullAdder 코드에는 X, Y, Z에 입력 값이 변하
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2020.12.11
    다운로드 장바구니
  • 자료 표지
    디지털회로설계 순차회로의 타이밍 레포트_디지털시스템설계
    교과서(verilog 를 이용한 디지털시스템설계) 1.10 순차회로의 타이밍을 공부하고 다음을 리포트로 제출하시오. 1. Setup time 의 조건은? Setup time
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2021.08.13
    다운로드 장바구니
  • 전문가요청 배너
  • EasyAI 무료체험
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 01일 토요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
8:41 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기