• AI글쓰기 2.1 업데이트
  • 통합검색(485)
  • 리포트(366)
  • 자기소개서(111)
  • 논문(3)
  • 이력서(3)
  • 시험자료(1)
  • ppt테마(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

디지털 디지털시스템설계 fpga 프로젝트 FPGA 디지털시스템실험 mu0 전전설2
판매자 표지는 다운로드시 포함되지 않습니다.

"systemverilog" 검색결과 341-360 / 485건

  • 자료 표지
    파이프라인 16비트 곱셈기
    Non-Ai HUMAN
    | 리포트 | 2,000원 | 등록일 2013.04.08
    다운로드 장바구니
  • 자료 표지
    최신 2017 SEMES 합격 자소서(세메스 합격 자기소개서)
    는 시스템 모델개발 목표와 스마트한 미래를 이끌어 갈 미래를 자연스럽게 꿈꾸며 성장하게 되었습니다. 이 목표를 위해 공대에 진학하게 되었고 전자공학과에서 반도체와 디스플레이 이론 ... 가 넘는 verilog 프로젝트를 완성할 수 있었습니다. 쿼터스를 이용한 Counter, Encoder, Decoder부터 LCD, FPGA 곱셈, CPU설계능력은 하드웨어 분야에서 두각을 될 것입니다.
    Non-Ai HUMAN
    | 자기소개서 | 2페이지 | 3,000원 | 등록일 2017.09.08 | 수정일 2017.09.11
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습5 [예비레포트]
    이 구성되기 위해서는 그 값을 저장해 줄 기억소자가 필요함.대부분의 디지털 시스템은 조합 논리 회로와 기억소자로 구성됨.그림 SEQ 그림 \* ARABIC 1 조합 논리 회로 및 기억 ... Modeling으로 설계한 4bit Shift Register 의 Verilog code는 아래 그림 24과 같다.그림 SEQ 그림 \* ARABIC 24 4bit Shift Register
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    gray 주소를 이용하여 원형 큐를 읽기/쓰기 하는 Fifo
    Non-Ai HUMAN
    | 리포트 | 5,000원 | 등록일 2013.12.07
    다운로드 장바구니
  • 자료 표지
    [Flowrian] 4 Bit Binary Counter (TTL 74163) 회로의 Verilog 설계 및 검증
    를 이용하여 모델링 되었으며, 테스트벤치도 Verilog로 작성하여 시뮬레이션으로 논리동작을 검증하고 결과 파형을 분석하여 설계가 올바로 되었음을 증명한다.(주)시스템 센트로이드 ... 한다. 논리회로는 RTL 수준의 코드에서 자동으로 생성될 수 있고, Verilog 언어로 설계를 배우는 독자에게는 RTL 수준의 코드가 보다 교육적이기 때문이다.설계는 Verilog 언어 ... 의 Flowrian으로 설계되었으며 Verilog 소스를 포함하여 Flowrian 관련 모든 데이터가 제공된다.
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2012.08.27
    다운로드 장바구니
  • 자료 표지
    SK하이닉스 자기소개서
    실력을 높였습니다. 이와 더불어 말레이시아 학생들과 임베디드 시스템 설계 프로젝트에 도전했습니다. 영어로 소통하는 과정은 어려웠지만 다른 문화적 배경에서 나오는 아이디어를 바탕 ... 에서 배운 실패를 두려워하지 않는 용기]인공지능 객체 인식 프로젝트에서 새로운 데이터 학습 방법을 통해 문제 상황을 해결한 경험이 있습니다.영상 시스템 설계과목에서 멧돼지를 검출하는 주제 ... design에서 칩 면적을 고려한 설계를 진행했습니다. Logic design 단계에서는 Verilog를 사용하여 연산 block들을 구성했습니다. Timing 문제가 발생
    Non-Ai HUMAN
    | 자기소개서 | 4페이지 | 3,000원 | 등록일 2020.03.12
    다운로드 장바구니
  • 자료 표지
    플립플롭의 시스템 베릴로그 rtl 표현
    디지털 논리 회로에서 배우는 플립플롭 srff,dff,tff,jkff를 systemVerilog로 표현하였습니다.플립플롭의 rtl 동작을 이해하는데 도움이 될 듯해서 간단한 스트뮬러스를 내포시켰습니다.
    Non-Ai HUMAN
    | 리포트 | 1,000원 | 등록일 2013.04.16
    다운로드 장바구니
  • 자료 표지
    Verilog와 VHDL을 최상위 설계 소스 코드를 입력으로 한 디폴트 테스트벤치 소스 코드 템플릿 생성 프로그램 소스
    Verilog 1995와2001와 VHDL포트 목록으로 선언된 설계 소스 코드을 읽어 들여서 초기화된 verilog 테스트 벤치 코드로 변환 해주는 프로그램.목차1.소스 코드2.프로그램 실행 화면3.실행 프로그램
    Non-Ai HUMAN
    | 리포트 | 5,000원 | 등록일 2012.12.26 | 수정일 2014.04.10
    다운로드 장바구니
  • 자료 표지
    [Flowrian] BCD to 7-Segment Decoder (TTL 7448)의 Verilog 설계 및 시뮬레이션 검증
    하여 모델링 되었으며, 테스트벤치도 Verilog로 작성하여 시뮬레이션으로 논리동작을 검증하고 결과 파형을 분석하여 설계가 올바로 되었음을 증명한다.(주)시스템 센트로이드 ... 는 RTL 수준의 코드에서 자동으로 생성될 수 있고, Verilog 언어로 설계를 배우는 독자에게는 RTL 수준의 코드가 보다 교육적이기 때문이다.TTL 7447 회로와 논리적 동작 ... 은 동일하나 7 세그멘트를 Active High 로 구동시킨다는 점이 다르다.즉, 논리값 `1` 에서 세그멘트 LED 가 켜진다는 의미이다. 설계는 Verilog 언어를 이용
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2012.05.07
    다운로드 장바구니
  • 자료 표지
    32비트 가감산기 SystemVerilog 소스 코드
    package my_type ; typedef enum bit { add=1'b0, sub=1'b1} op_e ;endpackageimport my_type::* ;module addsub32_2s(cout, s, a, b, cin, op); output [31:0]..
    Non-Ai HUMAN
    | 리포트 | 2,000원 | 등록일 2013.03.18
    다운로드 장바구니
  • 자료 표지
    FPGA를 이용한 디지털 시스템 설계(인하대) floating point adder, divider 보고서
    module floting_point_adder (clk, st, f1, f2, e1, e2, V, Done);input clk, st;input [4:0] f1, f2;input [3:0] e1, e2;output V, Done;parameter [1:0] S0 = ..
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,500원 | 등록일 2014.11.27 | 수정일 2014.12.01
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)6주차예비
    Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential ... 지는 회로로 현재 상태는 그 전의 입력에 따라 정해진다. 대부분의 디지털 시스템 회로들은 순차회로로 구성되어있다. 대부분의 순차회로는 clk 이란 요소가 존재하여 이를 통하여 값 ... 고 이를 코드로 구현하는 실험이었으며 verilog를 사용하는데 있어서 문제점과 주의점을 상기하고 깨닫을 수 있는 실험이었다.Ⅵ. 참고문헌 (reference)1)순차회로(래치 등
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    실험2 제05주 Lab03 Pre Gate Primitive & Behavioral Modeling
    할 수 있다.2) Essential background for this Lab⦁ Verilog HDLVerilog Language는 전자회로 및 시스템에 쓰이는 Hardware ... Description Language이다. 즉 Hardware 기술 언어이다. 이는 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있다. Verilog의 기본 설계단위 ... 는 Module로써 하위 module과 연결되어 전체적인 시스템을 이룬다.⦁ Gate primitive modeling & Behavioral modelingGate primitive
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17
    다운로드 장바구니
  • 자료 표지
    Coffee Vending Machine의 verilog code 및 보고서
    of Design1) Input/Output Port DefinitionInput//Clock : 클락을 정의.nReset: 전체 시스템을 초기화.Input_Money1: 1원 ... 으로 반환)밑 그림에서는 5원,5원,2원,1원 순으로 떨어진다.----------------------------------------------------6. Verilog
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 2,000원 | 등록일 2016.05.20
    다운로드 장바구니
  • 자료 표지
    롬코드를 이용한 4비트 난수 코드 생성 verilog 소스 코드
    Non-Ai HUMAN
    | 리포트 | 3,000원 | 등록일 2013.07.09
    다운로드 장바구니
  • 자료 표지
    [Flowrian] 10진 카운터 회로의 Verilog 설계 및 시뮬레이션 검증
    하여 모델링 되었으며, 테스트벤치도 Verilog로 작성하여 시뮬레이션으로 논리동작을 검증하고 결과 파형을 분석하여 설계가 올바로 되었음을 증명한다.(주)시스템 센트로이드 ... 한다. 10진 카운터 회로의 동작은 Verilog 언어가 제공하는 2가지 방식, Behavior와 Structure 관점에서 논리동작을 모델링한다.설계는 Verilog 언어를 이용 ... 의 Flowrian으로 설계되었으며 Verilog 소스를 포함하여 Flowrian 관련 모든 데이터가 제공된다.
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,000원 | 등록일 2011.11.05
    다운로드 장바구니
  • 자료 표지
    Verilog-2x1 Mux설계-정진균
    Report< Verilog - 2x1 Multiplexer >과 목 : 디지털시스템설계교 수 : 정진균 교수님일 자 : 2011년 9월 28일학 번 : 200711061이 름 ... :김성현Verilog - 6bit Adder 설계2x1 Multiplexer2x1 Multiplexer ＞＞ 2x1 Mux_Source2x1 Multiplexer ＞＞ Test
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,500원 | 등록일 2012.03.28
    다운로드 장바구니
  • 자료 표지
    실험5. Decoder & Encoder 예비보고서
    . 윤리의식과 문화적 소양을 갖춘 정보통신인전자공학 프로그램 교육목표1. 공학 기초지식과 전문지식을 활용하여 전자공학의 시스템, 부품, 공정, 방법을 분석하고 설계하는 능력을 기른다.2 ... 이 존재하는 것이다 만약 n개의 입력이 들어오면 2의n승만큼의 출력이 존재한다. 보통 독립형의 집적 IC회로에 쓰이고 VHDL 이나 Verilog같은 하드웨어 언어 수단으로서 복잡
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2017.12.07
    다운로드 장바구니
  • 자료 표지
    Flip-flop and Counter Design
    -5홍범주전기전자공학과22007142082thu1-5홍성현① Use verilog HDL code to express Master/Slave J-K Flip-flopmodule ... register saves binary information in blocks that is used to save and send data of computer systems ... parallel moved by connecting circuit.③ Use verilog HDL code to express 4-bit bi-directional shift
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,500원 | 등록일 2012.11.27
    다운로드 장바구니
  • 자료 표지
    [Flowrian] Add-Shift 방식 곱셈기의 Verilog 설계 및 시뮬레이션 검증
    하였다. 시뮬레이션 검증파형으로 정상 동작을 검증하였다.CAD 툴은 (주)시스템 센트로이드의 Flowrian으로 Verilog 코드를 설계하고 시뮬레이션 검증 하였다. ... 본 설계는 Add-Shift 방식 곱셈기의 구조에 따라 레지스터 전송수준에서 Verilog 언어로 설계한다. 논리회로도 구조에는 승수와 피승수를 저장하고 시프트 하기 위한 2개 ... 으로 구성된다.각 모듈들에 대하여 동작 원리를 설명하였고, 레지스터 전송 수준에서 설계된 Verilog 소스를 공개하였으며, 테스트벤치로 검증 파형을 정의하여 시뮬레이션으로 검증
    Non-Ai HUMAN
    | 리포트 | 23페이지 | 2,500원 | 등록일 2011.09.03
    다운로드 장바구니
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 06일 목요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
8:06 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기