• AI글쓰기 2.1 업데이트
  • 통합검색(484)
  • 리포트(366)
  • 자기소개서(110)
  • 논문(3)
  • 이력서(3)
  • 시험자료(1)
  • ppt테마(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

디멀티플렉서 디지털시스템설계 fpga 프로젝트 FPGA 디지털시스템실험 mu0 우선순위인코더 전전설2
판매자 표지는 다운로드시 포함되지 않습니다.

"systemverilog" 검색결과 241-260 / 484건

  • 자료 표지
    [Flowrian2] SystemVerilog 문법 및 실습 (System Tasks & System Functions)
    1. System Tasks and System Functions 타입 $typename 는 주어진 인자 (변수나 수식) 의 데이터 타입을 스트링 이름으로 리턴한다. 수식일 경우
    Non-Ai HUMAN
    | 리포트 | 21페이지 | 2,000원 | 등록일 2017.07.06
    다운로드 장바구니
  • 자료 표지
    16진 Ripple Gray Counter
    연속 카운터 값사이에 1비트의 값만 변화(토글)시키면서 상태값을 증가(감소)시키는 Gray 계수기를 System Verilog를 이용하여 설계파일을 구현한다.설계파일의 기능외 ... 에도 테스트 벤치 파일 기능을 수행할 수 있도록 초기화 블록도 포함시키고이의 기능을 동작할 수 있도록 시스템 베릴로그의 데이터 자료형 중 네트형 변수와 레지스터형 변수의 기능을 함께
    Non-Ai HUMAN
    | 리포트 | 3,000원 | 등록일 2013.02.04
    다운로드 장바구니
  • 자료 표지
    [Flowrian2] SystemVerilog 문법 및 실습 (Coverage)
    1. Coverage 커버리지 는 회로를 구성하는 요소들 중에서 시뮬레이션에 의해 테스트벤치가 기능을 검증하는 정도를 퍼센트로 나타내는 척도이다. 커버리지 는 크게 2 가지로 구분할 수 있는데 하나는 HDL 코드가 실행되는 정도를 시뮬레이션으로 자동으로 추출되는 코드..
    Non-Ai HUMAN
    | 리포트 | 30페이지 | 2,000원 | 등록일 2017.07.06
    다운로드 장바구니
  • 자료 표지
    FPGA를 이용한 디지털 시스템 설계, Quartus로 ALTERA 코딩을 한 볼링 게임
    FPGA를 이용한 디지털 시스템 설계의 최종 프로젝트는 quartus프로그램에서 verilog로 볼링게임 구현 및 점수를 계산하는 프로그램을 만드는 것이었다. 중간고사 이후 실습 ... 시간부터 ALTERA라는 보드를 사용하여 quartus라는 프로그램으로 verilog로 LED, FND, VGA를 코딩하였는데 최종프로젝트는 이 모든 것을 사용해야하는 것이어서 쉽 ... 았던 LED, FND여서 쉽게 해낼 수 있을 것 같았는데 C언어가 아닌 익숙치 않은 verilog 언어에 for문이나 while문, delay 등이 C언어로 실습했을 때처럼 쉽
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 5,000원 | 등록일 2012.12.26
    다운로드 장바구니
  • 자료 표지
    디지털시스템실험 2주차 결과리포트
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서2017 디지털 시스템 설계 및 실험 KECE210 전기전자공학부실험제목 ... Verilog, Quartus, FPGA 등의 툴 사용방법 오리엔테이션실험목표① Verilog의 사용법을 익히고 실습을 통해 작동원리를 파악한다.② FPGA가 무엇인지 알 수 있 ... 에 공급할 수 있는 또 다른 verilog 모듈이다.: test1 모듈의 a, b, c, d 의 값의 변화를 보여주고 있다.(3) 진리표 및 회로도- 진리표 - - 회로도 -위 회로
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,500원 | 등록일 2018.01.02
    다운로드 장바구니
  • 자료 표지
    [Flowrian2] SystemVerilog 문법 및 실습 (Interprocess Sync. & Comm.)
    1. Interprocess Synchronization and Communication Verilog 언어가 지원하는 이벤트 관련 연산자 (예, ->, @) 등을 이용
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 2,000원 | 등록일 2017.07.06
    다운로드 장바구니
  • 자료 표지
    [Flowrian2] SystemVerilog 문법 및 실습 (Tasks & Functions)
    크로 전달되는 매개 변수들은 C 언어와 같이 소괄호에 모아서 표현될 수도 있고 Verilog 언어와 같이 입출력 단자와 같이 표현될 수도 있다.function logic [15:0
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 2,000원 | 등록일 2017.07.06
    다운로드 장바구니
  • 자료 표지
    베릴로그 Fulladder
    설계 개요 : 전가산기 설계 전 aldec툴을 익히면서 예제로 설계했던 반가산기 이전 단에서 올라오는 캐리를 고려하지 않음.가산기를 여러 개 연결하려면 각 가산기의 입력에는 데이터 비트 뿐만 아니라 이전 단의 캐리까지 더해져야함. 지금 설계하는 전가산기가 이전 단의 ..
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 1,000원 | 등록일 2018.09.09 | 수정일 2018.09.12
    다운로드 장바구니
  • 자료 표지
    [기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 예비레포트
    하다. 테스트 모듈에서 검증하고 싶은 모듈을 호출하여 와이어들의 값을 확인할 수 있다.테스트벤치에서 사용하는 시스템 태스크 키워드(system task keyword)① $display ... 1Preliminary report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕 ... 으로 작성되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목Verilog 언어를 이용
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01
    다운로드 장바구니
  • 자료 표지
    [Flowrian2] SystemVerilog 문법 및 실습 (Classes)
    1. Classes 클래스클래스는 객체지향 프로그래밍(OOP, Object Oriented Programming) 의 핵심으로서 추상적 데이터 타입과 동작을 정의한다. 클래스에는 데이터의 특징을 나타내는 속성 (Attribute, Property) 와 동작을 나타내는..
    Non-Ai HUMAN
    | 리포트 | 25페이지 | 2,000원 | 등록일 2017.07.06
    다운로드 장바구니
  • 자료 표지
    [Flowrian2] SystemVerilog 문법 및 실습 (Operations and Expressions)
    1. Operations and Expressions 연산자 SystemvVerilog 언어는 Verilog 언어와 C 언어의 연산자를 모두 지원한다. 지원하는 연산자
    Non-Ai HUMAN
    | 리포트 | 29페이지 | 2,000원 | 등록일 2017.07.06
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)
    ) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 231. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서 Verilog HDL언어를 사용하여 Sequential Logic ... 에서 ‘1011’ 의 패턴이 발견 될 때마다 1을 출력하고 그 외에는 0을 출력하는 시스템을 Moore 머신으로 디자인 하시오.설계 1) clk만을 활용해 하나의 순차논리로 구현 ... 므로 이해가 가능 할 것이라고 생각합니다.허나 이 verilog에서는 하나의 always문에서 활용된 변수는 다른 always문에서 재활용이 불가능하다는 특징이 있었습니다. 이러
    Non-Ai HUMAN
    | 리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15
    다운로드 장바구니
  • 자료 표지
    반도체별 동향
    암호화 및 관리에 관한 표준- 현재 프로젝트 진행 중에 있음IEEEDASC시스템검증System C(IEEE1666)- 2000 년 OSCI 에 의해 제안된 후, 2005 년 ... 1. 반도체별 동향11-1. 시스템 반도체11) 시스템반도체 산업 경쟁력 강화 방안42) SoC 설계 방법과 연구협력 체계63) 팹리스 실태 조사와 정부 지원 사업 평가71-2 ... . 시스템 반도체오늘날 모든 전기, 전자 제품들에는 각종 반도체들이 장착되어 다양한 역할을 수행하고 있다. 각종 전자 제품의 전원 공급에서부터 컴퓨터나 스마트폰의 데이터 처리
    Non-Ai HUMAN
    | 리포트 | 20페이지 | 3,000원 | 등록일 2018.05.30
    다운로드 장바구니
  • 자료 표지
    동기식 16비트 Gray Counter 로직 설계 소스 코드
    연속 카운터 값사이에 1비트의 값만 변화(토글)시키면서 상태값을 증가(감소)시키는 Gray 계수기를 System Verilog를 이용하여 설계파일을 구현한다.설계파일의 기능외 ... 에도 테스트 벤치 파일 기능을 수행할 수 있도록 초기화 블록을 포함시키고이의 기능을 동작할 수 있도록 시스템 베릴로그의 데이터 자료형 중 네트형 변수와 레지스터형 변수의 기능을 함께 ... 을 하기 위해 1비트만 로직 1이 구동되도록 한 시스템 함수 $onehot을 이용하여 동작의 유효성을 확인한다.
    Non-Ai HUMAN
    | 리포트 | 3,000원 | 등록일 2013.02.17
    다운로드 장바구니
  • 자료 표지
    연세대 전기전자응용실험 보고서, 코드, 강의노트 자료
    erial port.2-1-(1) Procedure1. Make a module named 'System'2. Call 'prossesing system' to modify some ... peripheral.4. These settings are created as a module by ‘create Top HDL’, and bacome verilog source file ... ‘system_stub.v’. 5. Add 'top.ucf' and generate the bitstream.6. Upload the bitstream to the SDK, and
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 2,000원 | 등록일 2018.08.21
    다운로드 장바구니
  • 자료 표지
    디시설 - 멀티플렉서, 디멀티플렉서 설계
    하나. 이것은 Verilog나 VHDL이 합성되는 과정에서 그 전의 값을 유지하기 위해 래치를 포함시키기 때문이다. 따라서 이번 실습에서는 멀티플렉서와 디멀티플렉서의 동작을 이해 ... 하기 위해 디지털시스템에서 자주 사용된다.[표 3-1] 멀티플렉서의 진리표S_{ 1}S_{ 0}Y00I_{ 0}01I_{ 1}10I_{ 2}11I_{ 3}2. VHDL 코드 분석
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2019.07.20
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습6 [결과레포트]
    Backgrounds (Required theory) for this Lab스테이트 머신외부 입력과 시스템 클럭에 의해 State(상태)가 바뀌게 되고, State에 의존되어 출력값이 결정 ... 을 구현하기 위한 Verilog code는 아래 그림5~6과 같다.그림 SEQ 그림 \* ARABIC 5 Moore State Machine Verilog code _ 1그림 SEQ ... 그림 \* ARABIC 6 Moore State Machine Verilog code _ 2Moore State Machine을 COMBO와 연결하기 위한 PIN설정 code
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    디지털시스템 실험(SR Latch, JK, D FF, Register, Shift Register, Register를 이용한 가산기)
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2014 전기전자공학부이름 : 전기전자전파공학부 ... 저장할 수 있는 Register code를 짰다.7. Shift Register의 Verilog Code이다8. 앞서 작성한 Register code를 이용하여 0~9의 한자릿수
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,500원 | 등록일 2014.11.03
    다운로드 장바구니
  • 자료 표지
    Flowrian2] SystemVerilog 문법 및 실습 (Procedural Statements)
    1. Procedural Statements Unique if 구문은 if…else…if 에 명시된 일련의 조건들이 서로 중복되는 경우가 없음을 보장해야 한다. 만일 조건이 중복되는 경우가 발생하거나 참이 되는 조건이 하나도 없 는데 else 구문이 없으면 warni..
    Non-Ai HUMAN
    | 리포트 | 29페이지 | 2,000원 | 등록일 2017.07.06
    다운로드 장바구니
  • 자료 표지
    Combinational Logic Design Using FPGAs
    Xilinx foundation Series Tools with Verilog. I also learned how to design simple combinational ... timulus hereendendmoduleUse the Verilog compiler and the available logic synthesizerVerilog Codemodule ... *************1111000101011001111-Verilog Codemodule prelab2(x,y,z,G);input x,y,z;output G;assign G = (~x&~y&z)|(~x&y&~z)|(~x
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 1,000원 | 등록일 2012.02.11
    다운로드 장바구니
  • 전문가요청 배너
  • EasyAI 무료체험
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 02일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
4:00 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기