"전자전기컴퓨터설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설3 전전설1 전전설2 계산기 반도체 시립대 전전설1 전전설1 1주차 시립대 논리회로 전전설1 예비

판매자 표지는 다운로드시 포함되지 않습니다.

"전자전기컴퓨터설계" 검색결과 281-300 / 5,132건

(완전 세세한 정리, 끝판왕) 시립대 전전설2 9주차 Lab09 예비 레포트 LCD Control 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Pre Lab-09Lab-09 LCD Control실 험 날 짜학 번이 름목차1. 실험 목적 ... 들을 잘 숙지하고 실험을 해야 원하는 결과를 얻을 수 있으리라 예상된다.6. 참고 문헌전자전기컴퓨터설계실험2 교안PAGE \* MERGEFORMAT2 ... LCD 컨트롤러를 설계해보고 장비와 연결 후 작동을 확인해 본다.2. 배경 이론(1) Text LCD (Liquid Crystal Display)Text LCD는 LCD 창에 문자

리포트 | 15페이지 | 2,000원 | 등록일 2020.07.28 | 수정일 2020.11.16

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 9주차 Lab09 결과 레포트 LCD Control 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Post Lab-09Lab-09 LCD Control실 험 날 짜학 번이 름목차1. 실험 결과 ... 게 되었는데, 앞으로도 진행할 실험에서 어떤 내용인지 잘 숙지하고 있어야 제대로 된 실험을 진행할 수 있을 것이라 생각된다.4. 참고문헌전자전기컴퓨터설계실험2 교안PAGE \* MERGEFORMAT2 ... 도록 설계설계조건Combo box 실험결과사진상으로 왼쪽으로 쉬프트 모습이 잘 찍히진 않았지만 실제 동작결과 잘 작동됨을 확인할 수 있었다.2. 토의본 실험의 토의에서는 코드 해석

리포트 | 17페이지 | 2,000원 | 등록일 2020.07.28 | 수정일 2020.11.11

다운로드 장바구니
전자전기컴퓨터설계실험1 11주차 Prelab RLC Circuit

전자전기컴퓨터설계실험 Ⅰ주차 : 11주차 Prelab.과목 : 전자전기컴퓨터설계실험1학과 : 전자전기컴퓨터공학부학번 : 2009440132이름 : 전상기1 ... Signal Processing을 하며 전류의 변화량에 비례해 전압 을 유도함으로써 전류의 급격한 변화를 억제하는 기능을 함.(4) PspicePspice란 전자, 전기, 디지털회로 ... 의 해석 및 설계를 PC를 통해 쉽게 시뮬레이션 할 수 있는 프로그램이다.(5) MATLABMATLAB이란 Matrix Laboratory의 약자로써 수치 해석, 행렬 연산, 신호 처리

리포트 | 11페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
전자전기컴퓨터설계실험1 11주차 Postlab RLC Circuit

전자전기컴퓨터설계실험 Ⅰ주차 : 11주차 Postlab.과목 : 전자전기컴퓨터설계실험1학과 : 전자전기컴퓨터공학부학번 : 2009440132이름 : 전상기1 ... 를 억제하는 기능을 함.(4) PspicePspice란 전자, 전기, 디지털회로의 해석 및 설계를 PC를 통해 쉽게 시뮬레이션 할 수 있는 프로그램이다.(5) MATLABMATLAB

리포트 | 11페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
전자전기컴퓨터설계실험1 2주차 Prelab Circuit Analysis

전자전기컴퓨터설계실험 Ⅰ과목 : 전자전기컴퓨터설계실험1학과 : 전자전기컴퓨터공학부학번 : 2009440132이름 : 전상기1. Introduction1) Purpose of ... 류와 저항값을 읽는 방법을 살펴본다.2) Essential background for this Lab? Ohm's law전류의 세기는 두 점 사이의 전위차에 비례하고, 전기저항 ... 에 반비례한다는 법칙으로 전압의 크기를 V, 전류의 세기를 I, 전기저항을 R이라 할 때, V=I·R의 관계가 성립한다. 여러 개의 부하가 직렬로 연결된 직렬회로에서는 저항을 통과

리포트 | 20페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
전자전기컴퓨터설계실험1 2주차 Postlab Cirucit Analysis

전자전기컴퓨터설계실험 Ⅰ과목 : 전자전기컴퓨터설계실험1학과 : 전자전기컴퓨터공학부학번 : 2009440132이름 : 전상기1. Introduction1) Purpose of ... 류와 저항값을 읽는 방법을 살펴본다.2) Essential background for this Lab? Ohm's law전류의 세기는 두 점 사이의 전위차에 비례하고, 전기저항 ... 에 반비례한다는 법칙으로 전압의 크기를 V, 전류의 세기를 I, 전기저항을 R이라 할 때, V=I·R의 관계가 성립한다. 여러 개의 부하가 직렬로 연결된 직렬회로에서는 저항을 통과

리포트 | 19페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 7주차 Lab07 예비 레포트 Sequential Logic 2, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Pre Lab-07Sequential Logic 2(Finite State Machine)실 험 날 짜학 번이 름목차1. 실험 목적 ... 는 내용들을 잘 숙지하고 실험을 해야 원하는 결과를 얻을 수 있으리라 예상된다.6. 참고 문헌전자전기컴퓨터설계실험2 교안PAGE \* MERGEFORMAT2 ... 실험에서도 순차회로에 대해서 학습한다. 그중 FSM인 Moore Machine 과 Mealy Machine을 Verilog HDL언어를 사용하여 설계하고 실험하여 state

리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 결과 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Post Lab-05Combinational Logic 2실 험 날 짜학 번이 름목차1. 실험 결과 ... 언어를 사용해 시뮬레이션을 진행하였다. 이 실험의 결과값은 0과 1을 도출해내면 되는 실험으로 오류 없이 원하는 값을 확인할 수 있었다.4. 참고문헌전자전기컴퓨터설계실험2 교안 ... WARNING 발생4:2 encoder를 Gate primitive 방법을 이용하여 encoder를 처음 설계할 때 WARNING이 발생했다.WARNING 발생했을 때WARNING발생하지

리포트 | 22페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates

전자전기컴퓨터공학부 설계 및 실험2Post Lab-02Schematic Designwith Logic Gates실 험 날 짜학 번이 름목차1. 실험 목적 ... 을 요구하지 않는 비휘발성 메모리와는 달리 저장된 정보를 유지하기 위해 전기를 요구하는 컴퓨터 메모리를 가리킨다. 컴퓨터 메모리(computer memory)는 컴퓨터에서 수치 ... . 실험 목적Verilog HDL 언어를 이용하여 디지털 회로를 디자인을 하기에 앞서 Schematic 설계를 수행한다. ISE의 여러 logic gate 및 도구들을 사용해 최종

리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 예비 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Pre La-06Sequential Logic 1(Flip-Flop, Register, SIPO, counter)실 험 날 짜학 번이 름목차1 ... ········································141. 실험 목적본 실험에서는 Verilog HDL 언어를 사용하여 Flip-Flop, Register, SIPO 등 Sequential Logic을 설계 및 실험하고자 한다.2

리포트 | 14페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 7주차 Lab07 결과 레포트 Sequential Logic 2, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Post Lab-07Sequential Logic 2(Finite State Machine)실 험 날 짜학 번이 름목차1. 실험 결과 ... 으로 오류 없이 원하는 값을 확인할 수 있었다. 하지만 논리회로보다 고려해야할 사항이 더 많아서 각각의 경우를 잘 알고 설계할 줄 알아야 오류없이 원하는 값을 얻을 수 있었다.4. 참고문헌전자전기컴퓨터설계실험2 교안PAGE \* MERGEFORMAT2 ... 동기식 입력으로 변환하여 사용할 것.(1) 응용과제 설계응용과제 상태도code(2) combo box 실험결과STATE_0일 때출력결과 LED1=0STATE0에서 1입력

리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 결과 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Post Lab-06Sequential Logic 1(Flip-Flop, Register, SIPO, counter)실 험 날 짜학 번이 름목차 ... 고 설계할 줄 알아야 오류없이 원하는 값을 얻을 수 있었다.4. 참고문헌전자전기컴퓨터 설계실험2 교안PAGE \* MERGEFORMAT2 ... =1000Q=1100Q=1110Q=0111Q=0011Combo box 실험결과실습5는 같은 4bit SIPO 레지스터를 for문으로 설계한 경우다. 실습4에는 총 두번의 데이터 값

리포트 | 25페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 결과 레포트 Combinational Logic 1, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Pre La-04Combinational Logic 1실 험 날 짜학 번이 름목차1. 실험 결과 ... 입력이상 1을 넣었을 때 LED1에서 전원이 들어옴을 확인할 수 있었다. Full adder를 설계한 두가지 방법 module instantiation와 Behavioral ... Comparator의 설계본 실험의 여러 실습모두 원하는 값을 도출해낼 수 있었다. 그 중에서도 Four-bit Comparator의 설계 방법에 대해 더 자세하게 고찰하고자 한다.1

리포트 | 18페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
2주차 결과 전자전기컴퓨터설계실험3(2014.03.14.)

-2주차 결과-RCL학과전자전기컴퓨터공학부학번2009440138이름정필웅담당교수김희식 교수님담당조교주재홍 조교님수업날짜2014.3.14 -2주차 결과-1.active 소자 ... 이다.(2)passive 소자: 증폭이나 전기 에너지의 변환과 같은 능동적 기능을 가지지 않는 소자로 전자 소자. 저항기, 콘덴서, 인덕터, 트랜스, 릴레이 등이 있다. 능동소자 ... 와 passive 소자의 종류와 특징을 설명하여라.(1)active 소자: 입력과 출력을 갖추고 있으며，전기를 가한 것만으로 입력과 출력에 일정한 관계를 갖는 소자이다. 에너지의 발생

리포트 | 16페이지 | 1,500원 | 등록일 2014.07.01

다운로드 장바구니
6주차 결과 전자전기컴퓨터설계실험3(2014.04.04.)

-6주차 결과-(Diode2-Clip)학과전자전기컴퓨터공학부학번이름담당교수OOO 교수님담당조교OOO 조교님제출날짜2014.4.25 -6주차 결과--목차-서론 ... 의 전기적 특성을 이론적으로 이해한 후 직접 저항과 다이오드를 이용한 회로를 구성하여 Rectifier 회로 및 Clipping 회로를 분석하고 이해한다.(2)Essential ... 원 하는 것을 도핑이라고 한다.(10) 3족 원소에는 최외각 전자가 3개 이며, 5족원소에는 최외각 전자가 5개이다.(11)3족 원소는 B(붕소), Al(알미늄) ,Ga(갈륨)이

리포트 | 18페이지 | 1,500원 | 등록일 2014.07.01 | 수정일 2020.08.21

다운로드 장바구니
10주차 결과 전자전기컴퓨터설계실험 3 (2014.05.30)

-10주차 결과-(Oscillator)학과전자전기컴퓨터공학부학번2009440138이름정필웅담당교수김희식 교수님담당조교주재홍 조교님제출날짜2014.5.30 -10주차 결과--목차 ... &ref=y" 전기 ·통신 ·전자회로 등의 측정에 널리 사용되고 있다. 아울러 일정한 주기로 반복해서 주파수가 변화하는 것을 스위프 발진기라고 하는데, 특히 통신기기의 측정에 사용 ... 를 알고 실험을 통해 Oscillator의 기본적인 회로를 설계하여 이론과 실제적인 동작을 확인해본다.(2)Essential Backgrounds for this Lab

리포트 | 11페이지 | 1,500원 | 등록일 2014.07.01 | 수정일 2014.07.03

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Pre La-05Combinational Logic 1실 험 날 짜학 번이 름목차1. 실험 목적 ... 할 수 있을 것이라 예상한다.6. 참고 문헌디지털 디자인 교재전자전기컴퓨터설계실험 교안 Hyperlink "https://www.youtube.com/watch?v=giqb5 ... , Mux/Demux인 조합회로를 Verilog HDL 언어를 사용하여 설계 및 실험하고자 한다.2. 배경 이론조합논리 회로조합논리 회로는 입력에 의해 출력이 결정되는 회로

리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 (결과레포트와 예비레포트 동시에) 1주차 Lab01 TTL gates Lab on Breadboard

전자전기컴퓨터공학부 설계 및 실험2Post Lab-01TTL gates Lab on Breadboard실 험 날 짜학 번이 름목차1. 실험 목적 ... TTL을 이용하여 OR 게이트, XOR게이트, 반가산기, 전가산기 논리회로 실험 및 설계를 진행한다.2. 배경이론1) OR 게이트 논리 회로- 입력 중 어느 하나라도 1이 되면 결과

리포트 | 23페이지 | 3,000원 | 등록일 2020.07.27

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제07주-Lab06_Pre

Pre-lab Report전자전기컴퓨터설계실험Ⅱ7주차. Sequential Logic Design, Flip-Flop, Register and SIPO실험 날짜2016. 10 ... , Register and SIPO, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.Flip-flop, Wikipedia.

리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제08주-Lab07_Post

Post-lab Report전자전기컴퓨터설계실험Ⅱ8주차. Sequential Logic Design, FSM and Clocked Counter실험 날짜2016. 10. 31학번 ... Counter, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니

이전10개 10 11 12 13 141516 17 18 19 다음10개

파워링크

신청하기