"Logic Gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설 adder 디지털집적회로 verilog HDL 4 bit Adder basic gates 기초실험 1 전전설2 논리회로설계실험 인하대 vlsi logic 연산과 gate

판매자 표지는 다운로드시 포함되지 않습니다.

"Logic Gate" 검색결과 221-240 / 1,003건

판매자 표지

[디지털 논리] AND, Not Gate를 이용한 4×10 Decoder을 이용하여 7-Segment 표시 Code 구현 과제 (소스 및 실행화면 포함)

1. 문제개요AND, Not Gate를 이용한 4×10 Decoder을 이용하여, 7-Segment 표시 Code 구현VHDL로 작성한 소스1) AND, Not Gate를 이용 ... 한 4×10 Decoderud_and4.vhdlibrary ieee;use ieee.std_logic_1164.all;--libraryentity ud_and4 isport( in1 ... , in2, in3, in4 : in std_logic;out1 : out std_logic);end ud_and4;--declare and2architecture sample

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2020.07.07

다운로드 장바구니
서울시립대학교 전전설2 2주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#2 Schematic Design with Logic Gates담당 교수담당 조교실 험 일학 번이 름목 차1 ... _programmable_logic_device HYPERLINK \l "본문5" [5] FPGA(field programmable gate array), 그림 4- Hyperlink ... Schematic 설계를 수행 해 보는 것이다.나. Essential Backgrounds (Required theory) for this LabPLD(Programmable Logic

Non-Ai HUMAN
| 리포트 | 15페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.10.24

다운로드 장바구니
초음파탐상검사ppt로 가상 실습을 통해 금속재료 내부 결함의 검출방법을 이해한다

age3의 “MEASURE”를 MULTECHO로 수정 7 측정범위의 조정 Page 3 ☜ AUTO CAL OFF GATE LOGIC MEASURE MEASURE 0 TO 1st ... TOF FLANK 3⑤. 이면기능 Page3의 “MEASURE”를 MULTECHO로 수정 8 측정범위의 조정 Page 3 ☜ AUTO CAL OFF GATE LOGIC ... ☜ Page 2 AUTO CAL OFF GATE LOGIC MEASURE MEASURE MULTECHO TOF FLANK 5③. 이면기능 Page3의 “MEASURE”를 0 TO 1st

Non-Ai HUMAN
| 리포트 | 77페이지 | 1,000원 | 등록일 2020.07.23

다운로드 장바구니
서강대학교 디지털회로설계 과제 Full custom desgin

designsemi-custom design은 full-custom design과 달리 표준 cell로 알려진 미리 설계된 logic cell(AND gate, OR gate ... 과 달리 표준 cell로 알려진 미리 설계된 logic cell(AND gate, OR gate, multiplexers)을 사용한다. 또한 이는 넓은 범위에서 사용될 수 있 ... 된 기술 분야에서 사용될 수 있는 logic design 방법이다. 디자이너들은 보통 경제적인 측면에서의 품질 향상을 기대한다. 또full custom design의 cost

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
논리회로실험 예비보고서1

this code of ethics.[실험1-Basic Gates]1. 실험에 대한 이론-Logic gates>AND gate:두 입력값이 모두 참일 경우에만 결과값이 참이 나오 ... 게 된다. (A BULLETB=C)InputOutputABCLLLHLLLHLHHH>OR gate:두 입력값 중 하나 이상의 값이 참일 경우에 결과값이 참이 나오게 된다. (A+B=C ... )InputOutputABCLLLHLHLHHHHH>NOT gate:입력값을 부정한 값이 결과값으로 나오게 된다. ({bar{A}} =C)InputOutputACLHHL>NAND

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2020.09.18

다운로드 장바구니
서울시립대학교 전전설2 2주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

Post-Lab Report- Title: Lab#2 Schematic Design with Logic Gates담당 교수담당 조교실 험 일학 번이 름1. Introduction ... 한 피드백 [7] Spartan-3 FPGA의 성능System gate의 수는 200,000이고 logic cell의 수는 4,320이다. 이때, logic cell은 4-input ... ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥그래밍 할 수 있어 프로그래밍 하기 편한 반면, 동작속도와 집적도가 좀 저하된다. PLA 회로도- PAL(Programmable Array Logic) HYPERLINK \l

Non-Ai HUMAN
| 리포트 | 27페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
충북대학교 정보통신공학부 실험 13. CMOS-TTL interface

실험 13. CMOS-TTL interface 2017xxxxxx 김 xx 담당교수 : 이 xx 교수님1. 실험 목적2. 기초이론 N-channel MOS 는 gate-s ... ource 전압이 (+) 일 때 전도된다 . P-channel MOS 는 gate-source 전압이 (-) 일 때 전도된다 . N-MOS 는 gate-source 전압이 0V, P ... -mos 는 gate-source 전앞이 5V 일때 off 된다 .이면 , 즉 L( lOW ) 상태에 있으면 NMOS 가 OFF 되면서 출력전압은 H(high) 상태인 VDD 가 된다

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2020.10.26

다운로드 장바구니
서울시립대학교 전전설2 1주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#1 Design with TTL Gates담당 교수담당 조교실 험 일2019. 09. 10 (Tuesday)학 번이 름목 차1 ... ) TTL(Transistor-transistor logic)TTL은 반도체를 이용한 논리 회로 중 대표적인 반도체 제조 공법을 말한다. HYPERLINK \l "주석1"[1]TTL ... (ns)정지시 전류 (μA/Gate)특징40003 - 1530200초기의 표준 제품74HC2 - 6102374시리즈와 핀 배치 호환74AC2 - 5.58.540HC를 고속으로 동작

Non-Ai HUMAN
| 리포트 | 14페이지 | 무료 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
연세대학교 디지털논리회로 중간시험 족보

function are identical, then the expression must contain at most one literal.ii. The fan-in of a logic ... gate is the number of outputs it generates.iii. Four 2-input NANDS gates are sufficient to implement

Non-Ai HUMAN
| 시험자료 | 6페이지 | 3,000원 | 등록일 2020.08.25 | 수정일 2021.01.20

다운로드 장바구니
인하대 vlsi 3주차 nand,nor,and,or

Magic tool을 이용해 NAND, NOR, AND, OR gate를 구성하였다.1.NAND, NOR gateCmos logic gate설계시 Pull-down network ... 고, 그 위의 Pmos-network는 dual형태로 만들어주면 된다. 이렇게 하면 앞서 언급했던 것처럼 출력이 반전된 NAND gate가 완성이 된다. 반대로 NOR gate

Non-Ai HUMAN
| 리포트 | 23페이지 | 3,000원 | 등록일 2020.07.09 | 수정일 2020.07.15

다운로드 장바구니
기초회로실험1 Lab 12 Full Adder Report

* Introduction1. 목적Full Adder circuit을 구성하고 논리식을 보인다.2. 과정logic lab unit, quadruple 칩을 사용하여 회로를 구성 ... 하고 전압을 가했다.logic lab unit: 빵판과 여러 기능으로 구성된 유닛anode: LED가 0일 때 켜지는 모드/ cathode: LED가 1일 때 켜지는 모드빵판: 여기 ... 다리에는 GND를 연결하고 14번 다리에는 입력전압(5V)을 연결했다.7408칩: quadruple 2-input positive AND Gate7432칩: quadruple 2

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2019.08.01

다운로드 장바구니
판매자 표지

[기초회로실험]D Flip-flop의 설계

D Flip-flop의 설계1. 실험 목적가. Logic Lab Unit과 Electronic Logic Gate들을 이용하여 D Flip-flop를 설계하고 설계 후 디지털 ... , Electronic Logic Gate (7410 NAND-Gate), 전선4. 실험 방법가. 실험 과정1) 7410 2개를 이용하여 위 회로도를 구성한다.2) 각 gate를 전선 ... 으로 연결할 시 gate의 각 번호에 주의하여 연결한다.3) 7410 소자의 7번은 GND이므로 Logic Lab Unit의 Ground와 연결하고, 14번은 VCC로 Logic Lab

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2019.03.31 | 수정일 2020.08.06

다운로드 장바구니
예비 Basic Gates

1. 실험목적- Logic gates의 이해- Logic 회로 구성 법칙의 이해 : Boolean equation의 이해, De Morgan의 법칙 이해2. 실험이론< Logic ... gate(논리 게이트)란? >: 디지털 회로를 만드는 데 가장 기본적인 요소로서 대부분은 두 개의 입력과 한 개의 출력을 가진다. 특정 순간에 모든 단자는 두 개의 조건 중 하나 ... 인데, 이것을 서로 다른 전압으로 표현하면 전압이 높음(H : high)과 낮음(L : low)이다.L(Low)H(High)Logic value = 0Physical value

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2013.12.26

다운로드 장바구니
디지털시스템실험 2주차 예비보고서

Programmable Gate Array)FPGA는 1985년 미국 Xilinx사에서 최초로 개발된 PLD(Programmabe Logic Device)로써 디바이스 주변에 입출력 ... 용 I/O블록이 있고 내부에 소형 Logic Cell이 매트릭스 모양으로 배열되고 Logic Cell간에 배선영역이 있다. 구조적으로 Gate Array형태를 이루고 있고 이용자 ... 가 직접 프로그램할 수 있다는 의미에서 FPGA(Field Programmable Gate Array)라 불린다.2. Verilog의 배경Verilog는 1985년 Gateway

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 예비보고서

했다. PLD(Programmabe Logic Device) 이며 특징은 I/O블록,0 내부에 소형 Logic Cell 배열되고 Logic Cell간에 배선, 구조적으로 Gate ... .② Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.회로부품Field ... Programmable Gate Array(FPGA) board프로그램Vivado 2014.043. 실험장비 및 부품4. 관련이론● FPGA란?1985년 미국 Xilinx사에서 최초로 개발

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 6. Flip-flops and Shift Registers 예비 보고서

latch, gated D latch의 동작 원리를 이해한다.3) D flip-flop, JK flip-flop의 동작 원리를 이해한다.4) Shift register의 동작 원리 ... 를 이해한다.2. 관련 이론1) 조합 논리회로와 순차 논리회로① 조합 논리회로 (Combinational logic circuit) : 출력이 현재의 입력에 의해서만 결정됨② 순차 ... 논리회로 (Sequential logic circuit) : 출력이 현재의 입력과 현재의 상태에 의해 결정됨2) 래치와 플립플롭 : 1비트의 정보를 저장할 수 있는 회로① 래치

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
아주대학교 논리회로실험 실험1 Basic Gates 결과보고서

학 번:성 명:EXPERIMENT 1- Basic Gates -1. 실험 결과실험 1-11) 3-input AND gate 구성3-input AND gate의 logic ... 다. 모든 진리표를 실험했고 올바른 L2값을 출력했다. 결선도를 제대로 확인하고 실험하는 자세가 필요하다.2) 3-input OR gate 구성3-input OR gate의 logic ... NAND gate의 logic diagram결선도A=1, B=1, C=0A=1, B=1, C=1- 진리표입력출력ABCL1L2

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
아주대학교 논리회로실험 예비보고서2

this code of ethics.[실험1-Basic Gates]1. 실험 목적CMOS 회로의 전기적인 특성(logic levels & DC noise margins, dc 특성 ... kohm)-IC=>74HC04(2 input Not gate)pin maptruth table logic symbol=>74HC14(2 input Schmitt-trigger Not ... gate)pin maptruth table logic symbol4. 실험절차 및 예상결과-실험1) Inverter의 입출력 특성 확인① 위의 그림과 같은 회로를 구성한 후 VCC

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2020.09.18

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL

) (07)1.1.3. Logic Value (08)1.1.4. Data Type (09)1.1.5. Operator (12)1.1.6. Gate Primitives (17)1.1 ... Gate (35)2.2. NAND Gate (52)2.3. 3-input NOR Gate (69)Ⅲ. 결론 (83)Ⅳ. 참고문헌 (84)Logic Design using Verilog ... Logic Design using Verilog HDLpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자Logic

Non-Ai HUMAN
| 리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

다운로드 장바구니
아주대학교 논리회로실험 실험1 Basic Gates 예비보고서

를 말한다. 다른 말로 논리 게이트(logic gate)라고도 불리며, transistor 나 diode를 작은 반도체 웨이퍼 상에 가공한 집적회로(integrated circuit ... CDOTS ,{bar{(A BULLET B BULLET C BULLET CDOTS )}} =` {bar{A}} + {bar{B}} + {bar{C}} + CDOTS4) Logic Gate ... GateNOTNOT기기74HC0874HC1174HC3274HC86핀 배열Logic GateAND GateOR GateXOR Gate3. 실험 과정실험1Breadboard에 실험1과 같

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니

이전10개 7 8 9 10 111213 14 15 16 다음10개

파워링크

신청하기