"Logic Gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설 adder 디지털집적회로 verilog HDL 4 bit Adder basic gates 기초실험 1 전전설2 논리회로설계실험 인하대 vlsi logic 연산과 gate

판매자 표지는 다운로드시 포함되지 않습니다.

"Logic Gate" 검색결과 261-280 / 1,003건

전자전기컴퓨터설계실험2(전전설2) (1) TTL Gates Lab on Breadboard

TTL Gates Lab on Breadboardpost-lab reportTTL Gates Lab on Breadboard(1주차)post-lab report과목명전자전기컴퓨터 ... 설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론(03)2.1. TTL (03)2.2. OR Gate ... (03)2.3. XOR Gate (04)2.4. Adder (06)Ⅱ. 본론 (08)1. 실험 장비 (08)2. 실험 방법 (10)2.1. OR Gate (10)2.2. XOR

Non-Ai HUMAN
| 리포트 | 19페이지 | 2,000원 | 등록일 2019.10.06 | 수정일 2021.04.29

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2, 3주차, Lab03, Introduction to Verilog HDL, 자세한 설명, 결과레포트

결과(1) Two-input AND 게이트① bit operators② Gate_Primitive③ Behavioral modeling1) Verilog HDL와 s ... imulation①②③(2) simulation①②③입력 a, b이고 출력 x이다. 각각 bit operators, Gate_Primitive, Behavioral modeling를 사용 ... ) Four-bit XOR 게이트① bit operators② Gate_Primitive③ Behavioral modeling1) Verilog HDL와 simulation①②③(2

Non-Ai HUMAN
| 리포트 | 15페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Pre La-05Combinational Logic 1실 험 날 짜학 번이 름목차1. 실험 목적 ... Decodertest benchsimulationpinView Technology Schematic 2:4 Decoder(1) 4:2 Encoder1) Gate primitive 방법Gate ... primitive이용한4:2 Encodertest benchsimulationpinView Technology Schematic 2:4 Decoder* Gate primitive

Non-Ai HUMAN
| 리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
[기초전자회로실험2] FPGA Board를 이용한 FSM 회로의 구현 예비보고서

되고 Logic Cell간에 배선, 구조적으로 Gate Array, 이용자가 직접 프로그램 가능(Field Programmable Gate Array)이다.Counter란?2개 이상의 플립 ... . 실험목적① Hardware Description Language(HDL)을 이해하고 그 사용방법을 익힌다.② Field Programmable Gate Array(FPGA ... 1985년 미국 Xilinx사에서 최초로 개발했다. PLD(Programmabe Logic Device) 이며 특징은 I/O블록, 0 내부에 소형 Logic Cell 배열

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 결과 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Post Lab-05Combinational Logic 2실 험 날 짜학 번이 름목차1. 실험 결과 ... benchsimulationpin2) combo box 작동결과00 – 000101 – 001010 – 010011 - 1000(2) 4:2 Encoder1) Gate primitive ... 방법Gate primitive이용한4:2 Encodertest benchsimulationpin2) Gate primitive combo box 결과0001 – 000010

Non-Ai HUMAN
| 리포트 | 22페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제02주-Lab01-Pre

Transistor-Transistor Logic Circuit을 구성하는 Gate들에 대해 이해하고, 회로를 구성하여 동작을 확인한다.실험에 필요한 배경 지식AND Gate두 개 ... 의 Input이 모두 High 상태일 경우, 한 개의 Output에서 High를 내보내는 Digital Logic Gate이다.[Figure 1. AND Gate의 Truth ... Logic Gate이다. 즉, 두 개의 Input이 모두 Low일 경우 Low을 Output으로 내보내는 Digital Logic Gate이다.[Figure 3. OR Gate

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
기초회로실험1 Lab 14 D Flip-Flop Report

* Introduction1. 목적D Flip-Flop circuit을 구성하고 논리식을 보인다.2. 이론 및 도구logic lab unit : 빵판과 여러 기능으로 구성된 유닛 ... 으로이를 사용하여 회로를 구성했다.* 7410칩: triple 3-input positive NAND Gate이번에 실험해 본 회로는 Positive Edge Triggered D ... 의 칩과 logic unit을 이용한 실험에서, D Flip-Flop 회로를 구성하여 논리식을 보였다. 위와 같이 D Flip-Flop의 rising edge에 반응하는 성질을 보였고, pre-report와 동일한 값이 나오므로 실험을 성공적으로 완수했다고 생각한다.

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2019.08.01

다운로드 장바구니
[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 결과레포트

1Result report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕으로 작성 ... 한 Sequential Logic 설계2. 실험결과 및 사진SR Flip-FlopT Flip-FlopD Flip-FlopSR Latch module Test Bench sourceSR Latch ... 하고 시뮬레이션을 통해 Source가 제대로 작동하는 확인하는 과정으로 진행하였다.SR Flip-Flop의 경우 Nor Gate를 기반으로 출력 Q와 출력 Q_bar를 NOR (Q, R

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
실험 1. Basic Gates

< 예비보고서 : 실험 1. Basic Gates >< 목 적 >기본적인 logic gates(AND, OR, NOT, NAND, NOR, XOR)에 대하여 알아보고 이러 ... 한 gate들로 구성된 logic 회로에서의 Boolean equation과 De Morgan의 이론에 대하여 알아본다.< 질문사항 >(1) 실험방법 (1)에서처럼 2-input gate ... 를 이용하여 3-input OR, NAND, NOR gate를 실험하려 한다. 각각의 logic diagram을 그려라.3-input OR gate logic diagram3

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2012.03.11

다운로드 장바구니
555timer

1. 실험목적555 timer에 대해서 알아보고 이를 이용한 단안정 회로와 Not gate의 작동을 실험해본다.2. 실험이론(1) 555 timer IC그림 1 555 timer ... -)일 때 0V가 출력되는 로우 상태와, 전원 공급이 (+)일 때 +V가 출력되는 하이 상태이다. 로우 일때는 Space 혹은 Logic 0, 하이 일때는 Mark 혹은 Logic 1 ... } ln(3) SIMEQ 1.1R _{1} C _{1}이 된다.R _{1}을 가변저항을 쓴다면 연속적인 저항 변화로 비교적 정확한 T의 실험값을 구할 수 있다.(3) Not gate

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2019.03.23

다운로드 장바구니
인하대 전자공학과 VLSI inverter magic layout 및 hspice simulation

설계 단계 (Inverter)Gate Level : Logic Design (2) Transistor Level : Schematic Design (3) Layout ... 수 있다.)(2) 따라서 logic operation을 결정하는 것은 nMOS라고 볼 수 있다.(3) Voltage(전압) 구동 방식(4) 예를 들어 왼쪽의 그림과 같이 A

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2019.06.22 | 수정일 2020.08.19

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 예비보고서

하고, FPGA를 통하여 검증하는 방법을 익힌다회로부품Field Programmable Gate Array(FPGA) board프로그램Vivado 2014.043. 실험장비 및 부품4 ... 다. 여기서 + 와 - 는 덧셈과 뺄셈을 나타낸다.① 논리 연산자에는 Logical AND (&&), Logical OR (||), Logical NOT (!) 이 있다. 논리적 거짓 ... (~)과 Logical NOT (!) 연산자는 단항 연산자이며, 나머지는 두 개의 피연산자를 가지고 연산하는 이항 연산자이다. AND (&), NAND (~&), OR (|), NOR

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2019.03.19 | 수정일 2019.04.01

다운로드 장바구니
[예비레포트] Verilog 언어를 이용한 Sequential Logic 설계

기초 전자 회로 및 실험실험 제목 : Verilog 언어를 이용한 Sequential Logic 설계실험 목표1.Hardware Description Language(HDL ... )을 이해 하고 그 사용방법을 익힌다.2.Field Programmable Gate Array(FPGA) board 의 용도 및 기능을 파악하고 설계한 Digital IC 를 검증 ... 이 항상 반대의 로직이 되도록 D 입력의 NOT 게이트를 사용 하면된다.게이트 D 래치(gated D latch)는 단순 D 래치에 D 입력 신호를 무시하도록 AND을 붙여 뒤단의

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2019.04.06

다운로드 장바구니
전기전자기초실험 Basic Logic Circuit Design 결과레포트 (영어)

Basic Logic Circuit Design7. ReportDepartmentYearStudent IDClassTeamName전기전자공학부전기전자공학부22A(SW1)B(SW2 ... )AㆍB(L2)L1L300OFFOFFOFF01OFFOFFON10OFFONOFF11ONONON1. AND GATEAND gate experimentA=0 B=0 C=0 A=0 B=1 ... 10ONOFFOFF11ONOFFON2. OR GATEOR gate experimentA=0 B=0 A+B=0 A=0 B=1 A+B=1 A=1 B=0 A+B=1 A=1 B=1 A+B

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2017.12.01

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - SR Latch, Level-Sensitive D-latch, D Flip-Flop

), but on past sequence of inputs?SR Latch-Does the circuit to the right, with cross-coupled.NOR gated ... & S from 1 to 0 at the same time, means a race condition.- Ideally, both gates are identical and ... and R value passes through the two AND gates to the SR latch’s S1 & R1 inputs.- Note that the

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
VHDL에 의한 논리 시스템 해석 및 설계

- CAE (Computer Aided Engineering : CAD에 수치 계산을 첨가한 설계). Gate Level design : Schematic capture 와 Logic ... imulation하여 동작을 확인 할 수 있을 것.다. Logic system용 소프트 웨어를 사용하여 그 언어를 사용하여 표현된 것을 논리회로로 변환 할 수 있을 것. 그 언어 ... Aided Design : 컴퓨터를 이용한 회로 설계) Layout Design : 수작업에서 SPICE 검증 단계로 발전. Size : 1,000 gate 이하1980년대

Non-Ai HUMAN
| 리포트 | 38페이지 | 5,000원 | 등록일 2017.12.30

다운로드 장바구니
판매자 표지

[전기실험]디지털 공학 실험 레포트 1장(문제풀이)

FPGA (d) GAL(a) SPLD Simple Programmable Logic Device의 약자로, 소규모의 응용에 사용되는 가장 간단한 형태의 PLD ... (Programmable Logic Device)이다.(b) CPLD Complex Programmable Logic Device의 약자로, 프로그램 가능한 상호 연결 구조를 갖는 여러 개의 SPLD ... 로 구성된 복합 프로그램 가능한 논리소자이다. 4개의 논리 배열 블록(logic array block, LAB)과 프로그램 가능한 상호 연결 배열(programmable

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2020.04.20

다운로드 장바구니
[A+] 연세대학교 원주캠퍼스 의공학부 기초실험(2) 3주차 REPORT

으로 진행된다. 논리 구현은 Switch, Diode & Transistor를 이용했다. 마지막으로, 실제로 시중에서 쓰이는 Logic Gate를 통해 진리표와 결과를 비교하고, 앞서 ... 는 앞서 Switch를 이용한 실험과 같았다.세 번째 실험에서는 Logic Gate IC를 이용해서 AND, OR, NOT 동작을 확인해보며 앞선 실험에서의 결과가 맞는지 확인해보 ... 작업이 필요하고 Diode & Transistor는 수동 작업이 필요 없다는 점이다. 더 나아가 Logic Gate IC을 사용할때는 “간편함+회로 크기 축소” 라는 아주 막대

Non-Ai HUMAN
| 리포트 | 6페이지 | 5,000원 | 등록일 2018.01.09 | 수정일 2021.11.12

다운로드 장바구니
MOSFET 발표 레포트

적으로 Gate(Base) 에 인가되는 전압 ( 전류 ) 에 따라 Output 이 변화하기 때문에 붙여진 이름이다 . (VCCS 혹은 CCCS) (V=IR 이니까 R 이 변하면 V 나 ... ingle Crystal Si) 캐리어가 못가게 막는 쉴드역할 Gate Electrode substrateAccumulation - Cutoff 게이트에 (-) 전압을 인가해 이동 ... 가능한 정공이 gate 바로 밑으로 이동한 상태Depletion 게이트에 걸리는 전압이 0 보다는 크고 threshold voltage 보다는 낮은 상태 . 즉 채널은 아직 생기

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2018.12.27

다운로드 장바구니
아주대학교 논리회로실험 실험3 예비보고서

:EXPERIMENT 3- 가산기 & 감산기 -1. 실험목적1) Logic gate 를 이용해서 가산기(adder) 와 감산기 (substractor)를 구성한다.2) 디지털 시스템의 기본 ... :XOR(IC 7486) gate 와 AND(IC 7408) gate 이용-전가산지 구성 :두 개의 반가산기와 OR gate(IC 7432) 사용-반감산기 구성 :XOR(IC ... 7486) gate, AND(IC 7408) gate 와 NOT(7404) gate 이용-전감산기 구성 :두 개의 반감산기와 OR gate(IC 7432) 사용4. 실험 방법 및

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니

이전10개 9 10 11 12 131415 16 17 18 다음10개

파워링크

신청하기