"Logic Gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설 adder 디지털집적회로 verilog HDL 4 bit Adder basic gates 기초실험 1 전전설2 논리회로설계실험 인하대 vlsi logic 연산과 gate

판매자 표지는 다운로드시 포함되지 않습니다.

"Logic Gate" 검색결과 121-140 / 1,003건

[예비보고서] 7.논리함수와 게이트

)[NAND Gate][NOR Gate][XOR Gate][XNOR Truth Table & XNOR Gate Design]XNOR 게이트는 두 입력이 모두 0이거나 모두 1일 때, 즉 ... (High)에서 0V (Low)까지 변화시키며 논리함수의 입출력이 옳게 동작하는지 여부로 판단할 수 있다. 본 실습에서 사용하는 NAND gate 74HC00의 구성을 살펴보 ... *************0011110111Output인 Thermometer code를 Input인 Binary code를 이용하여 Boolean expression으로 표현된 logic

리포트 | 4페이지 | 1,000원 | 등록일 2023.01.03

다운로드 장바구니
판매자 표지

2021 데이터구조 기말고사

building block for this simulation is the logic gate. The connector class here does not reside in ... gate’s output value can be received. This in turn causes that gate to process its logic and continues ... point, and considering getfrom, it refers to g1. And by getout, we get the output from gate before

Non-Ai HUMAN
| 시험자료 | 7페이지 | 3,500원 | 등록일 2022.11.07

다운로드 장바구니
T-Gate에 의한 전류모드 CMOS 3치 가산기 및 승산기의 구현 (Implementation of Current-Mode CMOS Ternary Adder and Multiplier using T-Gate)

한국정보기술학회 성현경

논문 | 8페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
QCA 기반의 효율적인 PCA 구조 설계 (Design of PCA Architecture Based on Quantum-Dot Cellular Automata)

한국항행학회 신상호, 이길제, 유기영

논문 | 7페이지 | 무료 | 등록일 2025.06.22 | 수정일 2025.06.27

다운로드
판매자 표지

차세대메모리 반도체(MRAM, PRAM, RRAM) 발표자료

MEMORY 구조 동작원리 • Control Gate 에 전압을 인가하여 Tunneling Oxide 를 통해 Floating Gate 에 전자를 저장 • MOSFET 에 전류 ... 를 흘려 Vth 를 읽음으로써 데이터 정의 • 1 개의 Transistor 에 Tunneling Oxide, Floating Gate, Control Gate 로 구성 • Cell ... • 다시 On 상태로 전이하며 정보 소거 ❖ 칼코게나이드계 물질 Amorphous 큰 저항 Logical 0 Crystalline 작은 저항 Logical 1 ❖ 칼코게나이드계 특징

리포트 | 20페이지 | 1,500원 | 등록일 2023.03.08

다운로드 장바구니
판매자 표지

디지털설계방법의 종류

방식 - 표준셀 방식 - 게이트 어레이 - 셀 기반 집적 회로 PLD ( Programmable Logic Device ) FPGA( Field Programmable Gate ... 고 , 칩 면적을 최적화하기 쉬움 . 그림 7 셀 기반 집적회로PLD (Programmable Logic Device) 완전 주문형 , 반 주문형보다 개발 위험성이 적음 . 초기 개발비 ... 어레이 출력 버퍼 프로그램 가능 OR 어레이 출력 신호 입력 신호 그림 8. AND-OR 구조FPGA (Field Programmable Gate Array) 대규모 논리회로

Non-Ai HUMAN
| 리포트 | 12페이지 | 3,000원 | 등록일 2022.08.10

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서6

펄스 발생 기간 동안에만 입력에 응답하도록 동작한다.(a) logic diagram (b) function table (c) logic symbol반전된 두 입력을 받은 OR ... Gate가 NAND Gate와 동치임을 이용하여 gate를 줄일 수 있다.R-S latch의 Truth TableSRCQ(t)001Q(t-1)0110 : Reset1011 : Set ... 1111xx0Q(t-1)R-S Flip Flop의 logic diagram과 function table(R-S latch와 비교하여 Clk 회로가 추가됨을 알 수 있다.)② D F

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
판매자 표지

2019년 하반기 ASML cs엔지니어 합격자소서

의 logic과 AND-2 Gate 세 개로 이루어진 것을 알 수 있었습니다. 하지만 저에게 실제 설계도는 너무 낯설었기 때문에, Logic diagram에 있는 Gate들을 찾기가 쉽 ... 지가 않았습니다. 그래서 저는 전자회로, VLSI 등 관련 서적을 찾아보면서 Chip이 CMOS 구조 및 Repeater 구조로 구성된 것을 알 수 있었습니다. 전체적인 Gate 구조 ... 를 파악한 후에는 VCC와 GND wire가 Gate들을 감싸고 있는 최적화된 구조를 눈으로 직접 확인할 수 있었습니다.이후에는 공정 이슈를 보완한 최적의 공정을 가상설계

Non-Ai HUMAN
| 자기소개서 | 5페이지 | 3,000원 | 등록일 2022.03.13

다운로드 장바구니
11. 카운터 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

하며 자주 사용된다. 다음은 RS-Latch 를 이용한 방법으로 forbidden 영역 없이 완전한 Logic High, Logic Low 로 구분 가능하다는 장점이 있다.참고 자료 ... 의 카운터를 제작할 수 있는 능력을 배양한다. 또한 chattering 방지 회로에 대하여 학습한다.3. 실습 준비실습 준비물부품JK Flip Flop 74HC73NAND gate ... 74HC00NOR gate 74HC02AND gate 74HC08OR gate 74HC32LED BL-R2131H(743GD)Switch저항 330Ω, 1/2W, 5%4개4개2개

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,000원 | 등록일 2022.11.16 | 수정일 2023.01.03

다운로드 장바구니
판매자 표지

아주대학교 전자물리실험 전물실 Digital Dice 예비보고서

(입력)가 High여야 출력값 Q가 H(high)가 된다.2) 7404 hex inverter6개의 독립적인 logic inverter(논리 NOT 게이트)로 이루어진 디지털 회로 ... 소자이다. 각 inverter들은 입력신호를 반전시켜 출력하는 역할을 한다. (high(1)>low(0))Not gate는 논리 회로 소자로 출력과 입력이 반대되는 값을 가진다 ... %B8%EB%B2%84%ED%84%B0" https://ko.wikipedia.org/wiki/%EC%9D%B8%EB%B2%84%ED%84%B0Not gate/ Wikipedia

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2025.10.24

다운로드 장바구니
FPGA구조와 ASIC 설계 방법 실험 레포트

Full custom IC, CBIC(Cell Based IC), SOG(Sea of gate), PLD(Programmable Logic Device)로 분류 되며, 넓은 의미로 상용 ... Programmable Gate Array)는 설계 가능 논리 소자와 프로그래밍가능 내부선이 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산 ... 기본 구조는 컨피규러블 논리 블록 (configurable logic blocks) 어레이와 라우팅 채널로 구성된다. 다중 I/O 패드는 한행의 높이나 한열의 너비에 적합

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,500원 | 등록일 2021.11.08

다운로드 장바구니
Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 예비레포트

- Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 관련 이론1 ... 므로 크기를 정해준다.wire:신호를 전달하는 역할을 한다. wire 타입의 변수는 값을 저장할 수 없다. 따라서 combinational logic을 표현할 때 wire를 주로

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2022.08.26 | 수정일 2022.08.29

다운로드 장바구니
판매자 표지

디지털전자회로 2021 퀴즈4 해답

1. 아래 문제들을 푸시오. (7점) 1) 다음 domino logic gate가 아래의 신호에 따라 동작한다고 할 때 “current evaluation phase”에서 0

Non-Ai HUMAN
| 시험자료 | 8페이지 | 2,500원 | 등록일 2022.11.07 | 수정일 2022.11.09

다운로드 장바구니
판매자 표지

Diode(직렬/병렬 연결, Logic) 결과보고서[인하대 기초실험2 전자과]

7주차 Diode(직렬/병렬 연결, Logic) 결과보고서전자공학과1. 실험 제목Diode(직렬/병렬 연결, Logic) 실습2. 실험 과정 + 실험 결과(예상, 실제)■ Lab ... 가 흐르기 때문이다. 다이오드의 전압이 문턱 전압을 넘으면 비로소 다이오드에 전류가 흐르게 된다.■ Lab 3. Diode Logic Circuit다이오드로 구현한 AND, OR ... 과정 기술: 브레드보드의 왼쪽 위에는 A와 B를 AND gate로, 왼쪽 아래에는 C와 D를 AND gate로 구현했다. 그리고 기판의 오른쪽 부분에서 AB와 CD의 출력을 OR

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2022.08.27

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계 예비보고서

변수를 OR로 결합하여 결과가 ‘0’이 되게 함2) Sum of Minterm, Product of Maxterm과 Logic Gate3) Standard Form⦁ Sum of product : 변수들의 곱(AND)을 합(OR)한 형태

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+

한 다양한 logic들(AND Gate, 4-bit 데이터 XOR Gate, 1-bit full adder)을 test bench에서 시뮬레이션을 수행했을 때, 이론적인 진리표의 값 ... Post-reportBasic Gates in Verilog실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어의 기본 사용법을 익히 ... 된다.(2) Verilog 모델링 예시- 1-bit 반가산기 모델링 예 (Bit operator 사용)- 1-bit 반가산기 모델링 예 (Gate primitive 사용)- 1-bit 반

Non-Ai HUMAN
| 리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

Verilog 언어를 이용한 Sequential Logic 설계_예비레포트

6주차 예비레포트1. 실험 제목Verilog 언어를 이용한 Sequential Logic 설계2. 실험 목적1) Hardware Description Language(HDL ... )을 이해하고 그 사용방법을 익힌다2) Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법

리포트 | 6페이지 | 1,500원 | 등록일 2025.09.17

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 8주차 결과레포트 (A+자료) - Shift Register, Multiplier, 4-digit 7-segment display

, parallel input load의 동작을 하게 된다.그림 1-3 74LS194의 logic diagram이제 logic diagram으로 자세히 살펴보자. 먼저 크게 보자면 4개의 and ... 은 구조로, S1과 S0의 조합에 따라 어떤 입력이 FF에 들어갈지를 선택하여 동작하는 것이다.가장 왼쪽 FF의 4개의 and gate 중에서 첫번째 gate는 shift ... right input이 연결되어 있고, 두번째 gate는 parallel input이, 세번째 gate에는 오른쪽 FF의 출력이 , 네번째 gate에는 해당 FF의 출력이 연결되어 있

Non-Ai HUMAN
| 리포트 | 33페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
전자기학실험 OR, AND, NOT 예비

OR, AND, NOT Gate(예비 보고서)목 차1. 실험 목적2. 이론 및 원리3. 실험 장치4. 실험 방법[ 참고 문헌 ]1. 실험 제목OR 게이트, AND 게이트, NOT ... 을 통해 확인한다.그림 1 3. 이론(원리)디지털 논리회로(digital logic circuit)는 0과 1을 나타내는 전기적 신호로 동작하는 전자 회로이다. 그림1과 같이 조합 ... 논리회로(combina-tional logic circuit)와 순서논리회로(sequential logic circuit)로 나눌 수 있다.조합논리회로(combina-tional

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,500원 | 등록일 2021.04.07

다운로드 장바구니
판매자 표지

디지털공학개론_1. NAND 게이트 예를 들어 자세히 설명하세요 2. NAND 게이트를 사용하는 이유를 설명하세요 3. NAND와 NOR 게이트로 회로를 구성하는 경우가 많습니다. 이유와 무엇 때문에 이렇게 구성하는지에 대해서 논하세요

자세하게 설명하고자 하면, COMS LOGIC IC의 설계를 알면 된다. CMOS에는 여러 가지의 장점을 가지고 있다. 이는 소비 전력이 낮고, 출력이 공급전압만큼 나오며, 속도 ... 쪽에 N채널을 넣고 아래쪽에 P채널을 넣는 설계방법도 생각할 수 있지만 N채널을 ON시키기 위해서는 GATE의 전압은 소스의 전압보다 약 3~5V높아야 한다. 그래서 위쪽에 N채널 ... 하다. 하지만 NAND와 NOR은 조합을 시키면 모든 GATE를 만드는 것이 가능하다. 그래서 이 둘을 더 많이 사용을 하고, 두 가지의 GATE를 Universal GATE라고 한다.

Non-Ai HUMAN
| 리포트 | 6페이지 | 3,000원 | 등록일 2022.07.08

다운로드 장바구니

이전10개 2 3 4 5 678 9 10 11 다음10개

파워링크

신청하기