"testbench"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 verilog 자판기 FPGA 사칙연산 논리회로설계 vhdl 컴퓨터 vivado MIPS 시립대 논리회로

판매자 표지는 다운로드시 포함되지 않습니다.

"testbench" 검색결과 201-220 / 248건

논리설계실험 chap 01 논리게이트설계

, OR, XOR 게이트로 architecture 구현 )Simulator 과정 중에 생기는 오류를 분석하고 수정하여 올바른 결과 값을 얻는다.- Testbench 를 직접 작성 ... 정해둔다.- Testbench를 직접 작성하여 다음과 같은 Simulation 값을 얻는다.▶ Testbench에서 input value를 정하여 ModelSim

리포트 | 5페이지 | 1,000원 | 등록일 2008.10.26

다운로드 장바구니
2 port nand xor gate 설계

1장. 설계(실험) 배경 및 목표VHDL 을 이용하여 NAND Gate , XOR Gate , 3입력 AND Gate 를 설계 한다. - 설계방법 : Data flow or Behavioral Modeling - 시뮬레이션 방법 : Test bench, Test ben..

리포트 | 24페이지 | 1,500원 | 등록일 2010.09.09

다운로드 장바구니
verilog를 이용한 부호있는 8bit 곱셈기(multiplier) 설계 및 분석

Problem 4.21signed multipliersigned multipliermodule multiplier_signed(clk, st, mcand, mplier, product);input clk, st;input [7:0] mcand; //8bit인 multi..

리포트 | 8페이지 | 1,500원 | 등록일 2011.12.18

다운로드 장바구니
vhdl을 이용한 카운터 설계

1. PurposeIf문과 When문으로 이루어진 3비트 up/down 카운터를 바탕으로 3비트 binary / gray 카운터를 설계한다. Testbench를 임의로 설정 ... ounter 예제를 참고하여 binary/gray counter을 설계한다. 조건으로는 주어진 entity 및 상태표 및 상태도를 이용하며, testbench는 counter의 특성

리포트 | 6페이지 | 2,000원 | 등록일 2009.11.12

다운로드 장바구니
논리설계실험 chap02 가산기설계

결과 값을 얻는다.- Testbench 를 직접 작성하여 Simulator로 입, 출력 signal을 확인Problem Statement4-bit Full adder/s ... "), co▶ std_logic_vector (3 downto 0)를 이용하여 쉽게 4자리의 signal 선언 할 수있다.- Testbench를 직접 작성하여 다음과 같 ... 은 Simulation 값을 얻는다.▶ Testbench에서 input value를 정하여 ModelSim Simulator를 통해 signal을 구한다.Implementation- New

리포트 | 8페이지 | 1,000원 | 등록일 2008.10.26

다운로드 장바구니
KIT를 이용한 ALU

다. 단 testbench 같은 것은 없고 simulator를 돌리지 않기 때문에 따로 test는 해보지 못하였다. 6) Provide the simulation result and

리포트 | 17페이지 | 2,000원 (10%↓) 1800원 | 등록일 2014.11.04 | 수정일 2022.11.04

다운로드 장바구니
Vhdl을 이용한 8x1 MUX 설계

씩이 아님!!)를 갖는다. 8x1 MUX까지 설계가 완료되면, testbench 파일을 작성하여 입력에 따른 출력이 정상인지 확인해본다.② Describe how do you solve ... 므로 port map 명령어를 사용하여 각각의 2x1 MUX의 입?출력 동작을 8x1 MUX에 matching 시킨다.testbench 소스파일을 통해 설계한 논리회로가 정상적으로 동작 ... - This testbench has been automatically generated using types std_logic and-- std_logic_vector for the

리포트 | 6페이지 | 2,000원 | 등록일 2009.11.12

다운로드 장바구니
전전컴설계실험2-9주차결과

Machine code2Moor Machine code3Testbench CodeMoor Machine simulaion4개의 State(INIT,st1,st2,st3)을 생성

리포트 | 18페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-10주차 결과

Code7Segment With Piezo TestBench Code7Segment With Piezo Simulation7Segment With Piezo 실험결과4. 토론

리포트 | 21페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
논리회로 프로젝트 보고서

으로 VHDL 코드 작성6. 설계실행 및 평가(test bench)- Testbench를 작성하여 설계한 multiplier 검증- 시뮬레이션 결과 (Simulation 결과 캡쳐 화면

리포트 | 14페이지 | 3,000원 | 등록일 2012.12.23 | 수정일 2013.11.25

다운로드 장바구니
UP-DOWN COUNTER(4-bit) 설계

되면 fin_up을 1 로 알려줌. 또한 dout이 0까지 down 되면 fin_down을 1로 알려줌.2) Testbench Source① reset, up, down의 작동 ... Testbench. (ovf, udf도 포함)// Time을 1ns의 단위와 1ps의 정확도로 정의// 입, 출력연결포트 선언// 위에서 만든 main module과의 입, 출력포트 연결 ... 면서 udf가 1을 표시.4. ud=d으로 바뀐 시점부터 up되어 F까지 오면, 다시 0으로 돌아오면서 ovf가 1을 표시.② en, load의 작동 Testbench// Time을 1

리포트 | 5페이지 | 1,500원 | 등록일 2008.09.03

다운로드 장바구니
vhdl을 이용한 RAM 설계

예제를 참고하여 Enable을 가지는 single-port RAM을 설계한다. 조건으로는 주어진 entity 및 testbench를 사용하며, clock 주기는 10ns이 ... 며 testbench input의 초기값은 0이다.② Describe how do you solve the problem.먼저 clock을 설정하는데 클락이 상승엣지 일 경우에 동작

리포트 | 6페이지 | 2,000원 | 등록일 2009.11.12

다운로드 장바구니
32비트 가감산기 SystemVerilog 소스 코드

package my_type ; typedef enum bit { add=1'b0, sub=1'b1} op_e ;endpackageimport my_type::* ;module addsub32_2s(cout, s, a, b, cin, op); output [31:0]..

리포트 | 2,000원 | 등록일 2013.03.18

다운로드 장바구니
verilog로 짠 mips 다중사이클 데이터패스 명령어추가

lt 연산 지정 비트인 3‘b111을 지정하게 설정해줌으로써 slti도 해결할 수 있었다.3. Testbench Code (testbench1.v)->clk 주기를 짧게 잡은 이유

리포트 | 12페이지 | 3,000원 | 등록일 2011.10.13

다운로드 장바구니
Verilog HDL 소스코드

- TestBench Source Codemodule test_gate;reg x0,x1,x2;wire y0,y1,y2,y3;gate u0(x0,x1,x2,y0,y1,y2,y3 ... ;assign y2=~(x2^x1);endmodule- TestBench Source Codemodule test_gate;reg x1,x2;wire y0,y1,y2;gate u0(x1

리포트 | 4페이지 | 3,000원 | 등록일 2009.04.29

다운로드 장바구니
(디지털시스템설계)VHDL Full Adder

디지털시스템설계- Full adder (전가산기) -담 당 교 수 님교수님소 속조( 조)제 출 일 자2010.학 번 성 명1. 카노 맵을 이용하여 간략화 된 출력함수를 각 출력 bit에 대하여 구하시오.xyc_in*************10111c_out = (x · ..

리포트 | 8페이지 | 1,000원 | 등록일 2010.12.01

다운로드 장바구니
vhdl을 이용한 4비트 가감산기 설계(논리회로설계실험)

을 명시하였다. 그 후 component 명령어를 사용하여 앞서 설계한 전가산기를 4비트 감가산기 코드에 component 하였다. 4비트 감가산기 설계 이후 testbench

리포트 | 9페이지 | 2,000원 | 등록일 2009.11.12

다운로드 장바구니
HDL 파일

Comments:---- Notes:-- This testbench has been automatically generated using types std_logic and-- s ... used for the top-level I/O of a design in order-- to guarantee that the testbench will bind c ... Created-- Additional Comments:---- Notes:-- This testbench has been automatically generated using types

리포트 | 7페이지 | 1,000원 | 등록일 2008.12.22

다운로드 장바구니
논리회로설계실험 프로젝트 - vhdl을 이용한 ATM기 설계

을 testbench를 통해 보여주기 때문에 RAM에 미리 잔액을 입력하고, testbench에서 거래 동작 시 해당하는 잔액이 있으면, 화면에 출력하게끔 구현하였다.출금, 입금, 송금 거래

리포트 | 20페이지 | 3,000원 | 등록일 2009.06.24

다운로드 장바구니
(vhdl소스)and or not latch mux 플립플롭 인코더

리포트 | 16페이지 | 2,000원 | 등록일 2008.11.23

다운로드 장바구니

이전10개 4 5 6 7 8 9 101112 13 다음10개

파워링크

신청하기