VHDL실습 16진, 10진, 3진(5-6-7), 12진(2-13)카운터 설계 및 구현

소개

VHDL및 실습 과목의 수업과제로
16진 카운터, 10진 카운터, 3진 카운터(5-6-7), 12진 카운터(2-13)의
논리와 설계 보드에 다운로드하여 동작시키는 결과까지 나와있는 레포트 입니다.

목차

1.서론 및 배경이론
(1) SR-F/F
(2) GATED SR-F/F
(3) D-F/F
(4) Master-Slave D-F/F
(5) Master-Slave D-F/F with PRESET&CLEAR
(6) Toggled Master-Slave D-F/F
(7) JK-F/F
(8) Ripple Counter
(9) Divided-by-N Ripple Counter

2.실습 내용
(1) 16진 카운터
(2) 10진 카운터
(3) 5-6-7반복 3진 카운터
(4) 2-13반복 12진 카운터

본문내용

1.서론 및 배경이론
(1) SR-F/F
SR플립플롭의 회로는 다음과 같이 NAND게이트 두 개로 이루어져있다. /SET에 0 /RESET에 1을 입력하면 NAND게이트는 입력이 하나라도 0일 경우 출력이 1이기 때문에 Q는1 /Q는 0이 출력된다. 이 값이 다른 값으로 변할 때 까지 남아있어 플립플롭의 저장값이 된다. 반대의 경우도 마찬가지다. 따라서 Q가 0이면 /Q는1이고 Q가1이면 /Q는0이 된다. 또한 SET나 RESET상태에서 제어신호를 1,1을 주면 그 상태를 유지한다.

진리표는 다음과 같다.
SET와 RESET이 둘다 0인 경우는 값이 변하지 않고 상태가 유지되지만 둘다 1인 경우는 쓸 수 없다.

(2) GATED SR-F/F

Gated SR플립플롭은 NAND게이트 4개로 이루어져 있다. SR플립플롭과 달리 CK에 의해 값을 전달한다. CK가 0일 때는 값을 전달하지 않고 high,즉 1일 때 SR플립플롭으로 값을 반전시켜서 전달한다.

진리표는 다음과 같다. SET와 RESET이 둘 다 1일때는 사용할 수 없다.

(3) D-F/F
D플립플롭은 다음과 같이 Gated SR플립플롭 앞에 NOT게이트를 묶어서 앞서 두 개의 플립플롭의 두 입력이 같아졌을 때 생기는 문제를 극복했다. NOT게이트를 붙여 SET와 RESET이 같아지는 일을 방지했다. 이 플립플롭 역시 CK가 1일 때 입력D의 값을 Q에 전달하고 0일 때는 현재 값을 유지한다.

진리표는 다음과 같다. Unused state가 없는 것을 확인 할 수 있다.

(4) Master-Slave D-F/F
Master-Slave D플립플롭은 앞의 master쪽에 D플립플롭을, 뒤의 slave쪽에 Gated SR플립플롭을 묶은 것이다. 앞쪽회로에는 클락을 그대로 넣고 뒤쪽에는 NOT게이트를 통해 반전시켜 입력한다. 하나가 high이면 하나는 low가 된다. 클락의 falling edge(1->0)에서 앞의 값을 뒤로 전달한다. 즉 특정시점(falling edge)에서만 값을 저장한다.

참고자료

· 없음