VHDL 카운터 설계 및 시뮬레이션

소희짱
최초 등록일
2017.11.26
최종 저작일
2017.06
18페이지/한글파일 한컴오피스
가격 2,000원 할인쿠폰받기
다운로드
장바구니

목차

Ⅰ. 실습목적

Ⅱ. 이론
(1) SR-F/F (Set/Reset-Flip/Flop)
(2) Gated SR-F/F
(3) D-F/F
(4) Master-Slave D-F/F
(5) Master-Slave D-F/F with PRESET&CLEAR
(6) Toggled Master-Slave D-F/F
(7) JK-F/F
(8) Ripple Counter
(9) Divided-by-N Ripple Counter

Ⅲ. 실습내용 및 결과
(1) 16진 카운터
(2) 10진 카운터
(3) 5-6-7반복 13진 카운터
(4) 2-13반복 12진 카운터

Ⅳ. 실습소감

본문내용

Ⅰ. 실습목적
기억소자로 사용 중인 Flip-Flop을 구현하는 방법을 공부한다.
Flip-Flop을 이용하여 카운터(16진, 10진, 5-6-7반복 3진, 2-13반복 12진)의 VHDL 코드를 짜보고 쿼터스를 통해 시물레이션 돌린 뒤 실습보드에 다운 받아 그 결과를 확인한다.
또한, VHDL의 문법 반복문 process문과 if문을 이해한다.

Ⅱ. 이론
컴퓨터는 연산 기능을 수행해야 되기 때문에 저장 기능을 지녀야 한다. 1비트의 정보를 저장하는 회로를 플립플롭(Flip-Flop)이라 한다.

(1) SR-F/F (Set/Reset-Flip/Flop)
SR-F/F은 NAND 게이트 두 개로 이루어져 있다. 두 개의 입력 S와 R이 있고, 두 개의 출력 Q와 /Q가 있는데 이는 보수 관계 이므로 같은 값이 나올 수 없다.
플립플롭의 출력값은 Q이고 이 값이 다른 값으로 바뀔 때까지 이 플립플롭의 저장 값이 된다.

Active Low이므로 Set가 0일 때 Q가 1이고 Reset이 0일 때 /Q가 1이 나온다.
NAND 게이트를 사용하였으므로 한 입력이 0이면 다른 입력과 상관없이 출력은 항상 1이 나온다.

참고 자료

없음
소희짱
판매자 유형Bronze개인

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

  • 한글파일 디시설 - ‘1’ 개수 카운터 Leading one 카운터 설계 6페이지
    실습 결과 ‘1’ 개수 카운터 VHDL 코드 - 코드 주요 내용 ... process안에서 사용해야한다. ‘1’ 개수 카운터 시뮬레이션 결과 - 20ns ... . 우선 ‘1’개수 카운터는 kit를 사용하지 않고 vmf 시뮬레이션
  • 워드파일 디지털 시계 실습 vhdl 레포트 (12,60진 카운터) 19페이지
    HDL 실습 -component 문을 이용한 시계 설계- 목차 ... Vhdl를 이용한 코드 출력 결과 12진 카운터 ... 만들어 진다. Vhdl를 이용한 코드 출력 결과 60진 카운터 이론적
  • 한글파일 VHDL실습 16진, 10진, 3진(5-6-7), 12진(2-13)카운터 설계 구현 17페이지
    VHDL 실습 카운터 설계 시뮬레이션 1.서론 배경이론 ... edge에서 값이 변하는 카운터설계해 보았다. 16진 카운터 이므로 0에서 ... -VHDL file을 열어 다음과 같이 16진 카운터로 동작할 수 있도록
  • 한글파일 VHDL을 이용한 다양한 플립플롭 카운터설계, 실습 22페이지
    설계하고 시뮬레이션 해보며 카운터정도의 난이도로 왔을때는 ... VHDL 실습 Report SR F.F.~12진 카운터 제출일 ... ;문장을 기술하여준다. 4. 실습 시뮬레이션 (1) SR F.F
  • 한글파일 VHDL실습 디지털 시계 14페이지
    VHDL 실습 디지털 시계 설계 시뮬레이션 1.서론 ‘디지털 ... . 시뮬레이션 하면 다음과 같이 나온다. RTL viewer를 통해 설계 ... 시계‘ 라는 전체 시스템의 설계vhdl이나 schematic등 하나의
  • 한글파일 서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 결과 보고서 10페이지
    회로를 schematic으로 구현하여 시뮬레이션 최소화된 상태표 ... 번의 회로를 schematic으로 구현하여 시뮬레이션 최소화된 상태표 ... 회로를 schematic으로 구현하여 시뮬레이션 최소화된 상태표 카르노
  • 한글파일 1. 동기식 clear, load를 갖는 양방향 카운터VHDL설계 시뮬레이션한 후 파형을 관찰 2페이지
    VHDL설계해서 시뮬레이션한 후 파형을 관찰하시오.(variable과 ... integer사용) 2. 동기reset을 포함한 12진 카운터설계 파형을 관찰하시오 ... 1. 동기식 clear, load를 갖는 양방향 카운터(0~255)를
더보기
최근 본 자료더보기
상세우측 배너
VHDL 카운터 설계 및 시뮬레이션 무료자료보기