총 21개
-
미래사회와 소프트웨어 과제 012025.01.291. GPU(Graphic Processing Unit) GPU는 컴퓨터에 들어있는 부품 중 하나로, 주로 그래픽 렌더링 작업을 수행하는 데 사용되지만 최근에는 과학 계산, 인공지능, 데이터 분석 등 다양한 용도로 활용되고 있다. GPU는 CPU와 달리 많은 연산을 병렬적으로 처리할 수 있는 강점이 있어 그래픽 및 영상처리, 인공지능, 머신러닝, 데이터 분석, 과학적 시뮬레이션 등의 작업에 유용하게 사용된다. 또한 GPU는 암호화폐 채굴 과정에서 중요한 역할을 하며, 머신러닝과 딥러닝에도 활용된다. 2. CPU와 GPU의 차이 CP...2025.01.29
-
Semiconductor Device and Design - 13~142025.05.101. Full Custom Design Full Custom Design은 표준화된 셀 라이브러리를 사용하지 않고 모든 회로를 설계하는 방식입니다. 장점은 칩 가격이 낮고 성능과 면적 효율이 높지만, 설계 기간이 길고 복잡도와 위험이 높습니다. 2. Semi Custom Design Semi Custom Design은 표준 셀과 메모리 생성기를 사용하는 빠른 설계 방식입니다. 장점은 단순성과 널리 사용되는 방식이지만, 셀 성능이 제한적이고 설계 면적 효율이 낮습니다. 3. Gate Array Gate Array는 기본 논리 게이트와...2025.05.10
-
비트코인 채굴의 에너지 소비와 환경적 문제2025.01.231. 비트코인 채굴의 개념과 과정 비트코인 채굴은 네트워크 내의 새로운 거래를 검증하고, 이를 블록체인에 추가하는 과정을 의미합니다. 채굴자는 비트코인 네트워크의 분산된 컴퓨팅 능력을 활용해 복잡한 수학적 문제를 해결함으로써 새로운 블록을 생성하고, 그 대가로 새로운 비트코인을 보상으로 받습니다. 비트코인의 채굴 과정은 작업 증명(Proof of Work, PoW) 방식을 기반으로 하며, 이는 매우 에너지 집약적입니다. 2. 비트코인 채굴의 에너지 소비 현황 비트코인 네트워크는 현재 전 세계적으로 막대한 양의 전력을 소비하고 있습니...2025.01.23
-
논리회로설계실험 4주차 MUX 설계2025.05.151. 4:1 MUX 4:1 MUX는 4개의 입력 a, b, c, d와 2개의 선택 입력 s1, s0, 그리고 하나의 출력으로 구성되어 있다. 선택 입력 s1, s0의 조합에 따라 4개의 입력 중 하나가 출력으로 선택된다. 이를 Karnaugh map과 Boolean 식으로 표현할 수 있으며, Verilog를 이용하여 dataflow modeling과 gate-level modeling으로 구현할 수 있다. 2. 1:4 DEMUX 1:4 DEMUX는 1개의 입력과 2개의 선택 입력 s1, s0, 그리고 4개의 출력으로 구성되어 있다....2025.05.15
-
[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 2 실험결과보고서2025.05.011. Verilog HDL Verilog HDL은 FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어입니다. IEEE 1364로 표준화되어 있으며 회로 설계, 검증, 구현 등의 용도로 사용할 수 있습니다. HDL을 사용해 설계할 경우 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성할 수 있습니다. 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험하는 Test bench로 구성되어 있습니다. 모듈 단위로 설계하며, Behavioral level, Data Flow level, St...2025.05.01
-
논리회로설계실험 5주차 Encoder 설계2025.05.151. 4:2 Priority Encoder 4:2 Encoder는 기본적으로 하나의 input만이 true인 경우에 그에 대응되는 output을 출력한다. 즉 다수의 input이 동시에 true인 경우에 동작방식과 출력하는 output이 정의되어 있지 않다. 이러한 문제를 해결하기 위한 방법으로 priority encoder가 사용되는데, 동작방식은 간단하다. Input들에 priority level을 할당하여 여러 개의 input이 true이더라도 가장 priority level이 높은 input에 의거하여 output을 출력하는...2025.05.15
-
논리회로 시간 지연 측정 실험 보고서2025.01.281. 논리회로 시간 지연 측정 이 실험은 논리회로의 기본 구성 요소인 인버터 IC를 이용하여 NOT 게이트 2개를 구성하고, 함수발생기와 오실로스코프를 활용하여 신호 전송 시간차를 측정함으로써 논리회로의 시간 지연 측정을 분석하는 것을 목표로 하였습니다. 실험을 통해 논리회로의 시간 지연 측정 및 오차 분석의 중요성을 인식하게 되었습니다. 2. 디지털 회로 설계 이 실험을 통해 디지털 회로 설계 시 지연 시간의 영향을 최소화하기 위한 방법이 필요함을 인식하게 되었습니다. 회로의 설계 및 동작 원리와 관련된 지연 시간 문제를 고려해야...2025.01.28
-
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 결과레포트 [참고용]2024.12.311. 논리조합회로의 설계 이 실험에서는 논리게이트 조합을 통해 복잡한 논리적 함수관계를 구하는 연습을 진행하고, K-map을 응용하여 논리함수를 효율적으로 단순화시키는 방법을 배웁니다. 또한 don't care 조건을 다루고, 조합논리회로 설계를 직접 해보며 가산기의 회로를 구현하고 반가산기와 전가산기의 기본 동작을 이해함으로써 논리회로 조작능력을 기릅니다. 2. 논리회로 설계 및 검증 실험을 통해 다양한 논리회로를 설계하고 구현하여 그 동작을 확인합니다. 예를 들어 4개의 버튼을 이용한 논리회로, 반가산기 및 전가산기 회로 등을 ...2024.12.31
-
디지털시스템설계 2주차 과제2025.05.041. Verilog 프로그래밍 이번 과제에서는 Verilog 프로그래밍을 통해 1-Bit Full Adder와 8-to-1 MUX를 구현하는 것이었습니다. 학생은 Verilog 문법을 처음 다루어 어려움이 있었지만, 실습 예제를 복습하면서 모듈, 포트 선언, 벡터 형식 등 Verilog 기본 개념을 익혀나갔습니다. 특히 s[2], s[1], s[0]를 잘못 입력하여 결과가 올바르지 않았던 경험을 통해 Verilog 코드 작성 시 주의해야 할 점을 배웠습니다. 2. 1-Bit Full Adder 이번 과제에서는 1-Bit Full A...2025.05.04
-
시스템 반도체 등 비메모리 반도체 기술력 현황에 대한 보고서2025.01.021. 시스템 반도체 시스템 반도체는 미래 유망 산업 및 서비스 창출과 직결되는 핵심 부품으로 최근 경제, 산업에 미치는 파급 효과가 크다. 국내 주요 시스템 반도체 기업으로는 삼성전자 시스템LSI, LX세미콘 등이 있으며, 글로벌 팹리스 시장은 빠르게 성장하고 있다. 스마트폰의 핵심 부품인 애플리케이션 프로세서(AP)는 시스템 반도체의 대표적인 예로, 애플, 퀄컴, 삼성전자 등이 경쟁하고 있다. 또한 주문형 반도체 ASIC과 CMOS 이미지센서, 디스플레이 드라이버 칩(DDI), 전력관리칩(PMIC) 등이 시스템 반도체 분야에 속한...2025.01.02
1 / 3
