"VHDL 시뮬레이션"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl 디지털 시계 VHDL FPGA VHDL 자판기 전감산기 verilog 논리회로설계실험 ALU 전전설2 Lab03 디지털시스템실험

EasyAI “VHDL 시뮬레이션” 관련 자료

+VHDL 카운터 설계 및 시뮬레이션등록일 2017.11.26 | 총 4,868자 | 18페이지 | 2,000원
+VHDL 디지털시계 최종보고서 시뮬레..등록일 2013.01.26 | 총 2,753자 | 15페이지 | 1,500원

외 161건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

"VHDL 시뮬레이션" 검색결과 1-20 / 326건

판매자 표지는 다운로드시 포함되지 않습니다.

[VHDL] Combinational logic design with 8to1 MUX & 4to16 Decoder, 코드 및 시뮬레이션 분석

세 번째 실습은 함수 F(A,B,C,D) = ∑m(0,2,3,8,10,11,12,14,15)를 이해하고 이를 VHDL로 알고리즘을 짜 8 to 1 MUX를 이용한 회로와 4 to ... 들과 연결 짓는 것이 중요한 실습 포인트이다. 또한 logic vector 활용법을 익힐 수 있는 실습이다. 4 to 16 VHDL Decoder의 코드는 다음과 같

리포트 | 28페이지 | 4,000원 | 등록일 2020.10.08 | 수정일 2021.10.18

다운로드 장바구니
VHDL 카운터 설계 및 시뮬레이션

카운터 설계 밑 시뮬레이션VHDL 3차 REPORT목차Ⅰ. 실습목적Ⅱ. 이론(1) SR-F/F (Set/Reset-Flip/Flop)(2) Gated SR-F/F(3) D-F/F ... 진, 5-6-7반복 3진, 2-13반복 12진)의 VHDL 코드를 짜보고 쿼터스를 통해 시물레이션 돌린 뒤 실습보드에 다운 받아 그 결과를 확인한다.또한, VHDL의 문법 반복문 ... 화=> 5진 카운터Ⅲ. 실습내용 및 결과(1) 16진 카운터-VHDL 코드Reset이 걸리지 않는 한 0에서 15까지 증가하는 15진 카운터의 VHDL 코드를 작성한다.nRst

리포트 | 18페이지 | 2,000원 | 등록일 2017.11.26 | 수정일 2018.08.27

다운로드 장바구니
VHDL updowncounter소스,시뮬레이션,설명

3 BIT_UPDOWN COUNTER WITH SYNCHRONUS RESET VHDLcontents1bit_dff Source In put : clk , reset, d Out put : q IF SYNCHRONUS RESET 은 clock 의 positive edge..

리포트 | 9페이지 | 1,000원 | 등록일 2014.12.18

다운로드 장바구니
VHDL DFF소스,시뮬레이션,설명

DFF with Asynchronous RESET VHDLcontentsDFF source - d, rst , clk 은 1bit 입력 - q 는 1bit 출력 DFF 은 rst , clk 의 값은 출력 q 에 영향을 미친다 . - process 사용DFF source..

리포트 | 10페이지 | 1,000원 | 등록일 2014.12.18

다운로드 장바구니
VHDL 디지털 시계(소스,시뮬레이션,설명)

d gital clock 2vIndex Clk_div Dclk_2v Bcd_seg dclk waveformclok div Generic 을 이용하여 n 을 99 로 정의한다 입력 : clkin 출력 : clkout Clkin 에 의해서 clkout 값이 영향 받음 Cl..

리포트 | 16페이지 | 1,000원 | 등록일 2014.12.18

다운로드 장바구니
VHDL 4bit-fulladder소스,시뮬레이션,설명

4- BIT FULL ADDER VHDLcontents1bit-Fulladder source 1bit_fulladder Design name = fadder x, y,z = input s, c = out put s = x ⊕ y ⊕ z c = xy + yz + xz4b..

리포트 | 10페이지 | 1,000원 | 등록일 2014.12.18

다운로드 장바구니
VHDL 디지털시계 최종보고서 시뮬레이션(소스 포함)

VHDL- 디지털 시계-Term PROJECT5조200##### ###※ 목차 ※1. 작품 선정동기 및 개발 목적/목표2. 개발내용- 소스코드- 시뮬레이션1. 작품 선정동기 및 ... 을 완벽히 소화시키기에는 짧은 시간이라고 생각했습니다. 그래서 1학기때 많이 보고 경험했던 디지털시계로 의견이 모아졌습니다.이미 한 번 쯤은 경험해 보았지만 처음으로 배운 VHDL ... 에서 간단한 칩으로만 만들었던 회로를 VHDL 방식으로 변환시켜 그것을 응용함으로써 더욱 완벽히 VHDL에 대한 것을 알아 가기 위해 선정을 하게 되었습니다.조원들의 의견을 종합

리포트 | 15페이지 | 1,500원 | 등록일 2013.01.26 | 수정일 2023.03.08

다운로드 장바구니
VHDL을 이용한 IR리모컨 구현및 시뮬레이션과 데모

)요 약IR 리모컨 송신부의 동작 원리를 이해하고 VHDL 코드를 이용하여 이를 작성한다.주어진 키트를 이용하여, FPGA에 프로그래밍하여 송신 회로를 완성한다.버튼을 눌러 수신기 ... ) Control Signals다. IN putout put3. HBE-DTK-BASE 포팅가. 키트소개나. HBE-DTK-BASE 포팅 및 PIN 할당Ⅲ. 실험1. VHDL Code ... 가 제작할 리모컨은 TC9012로써 삼성전자 TV 제품에서 사용되는 포맷 형식이다.이 포맷 형식을 이해하고 최종적인 목표는 VHDL코드로 이 포맷형식을 구현하고 키트에 프로그래밍 하

리포트 | 11페이지 | 4,000원 | 등록일 2010.12.27

다운로드 장바구니
VHDL을 이용한 7-Segement Top 코드 및 시뮬레이션

VHDL실습 4주차 레포트7-segement 최종 Top담당교수 :담당조교 :전자공학과세그먼트 표시 장치는 7개의 선분(획)으로 구성되어 있으며, 위와 아래에 사각형 모양으로 두 ... 1101101000000 0001x0110000000000 000011111110000000 00000Dont' care▶소스코드 및 시뮬레이션 결과?ProcInput code세그먼트 키의 우선

리포트 | 8페이지 | 2,000원 | 등록일 2010.12.27

다운로드 장바구니
vhdl 소스 16bit adder 시뮬레이션_이상없음

full adder 를 이용한 16bit adder 입니다 full adder

리포트 | 1,000원 | 등록일 2009.12.09

다운로드 장바구니
[토끼] VHDL로 구현한 4 state 구현, Altera 보드로 LED2 상태로 시뮬레이션 및 확인

과제: 1) Model Sim에서 Simulation2) Synplify (RTL view)아래 그림의 상태도와 Block diagram을 참고하여 VHDL로 구현 및 합성

리포트 | 16페이지 | 3,000원 | 등록일 2013.01.17 | 수정일 2020.07.13

다운로드 장바구니
[토끼] 응용논리_4× 1 MUX를 4가지 구문을 이용하여 VHDL로 설계, 시뮬레이션, 합성 과제 ( IF 문, CASE 문, When~else 문, With~select

과제: 4× 1 MUX를 다음의 4가지 구문을 이용하여 VHDL로 설계 하고 시뮬레이션, 합성 하여라. ( IF 문, CASE 문, When~else 문, With~select ... 문 ) (1-1) IF 문을 이용한 4×1 MUX의 VHDL CODElibrary IEEE;use IEEE.std_logic_1164.all;entity mux41 is ... ; else Y

리포트 | 17페이지 | 3,000원 | 등록일 2013.01.14 | 수정일 2020.07.13

다운로드 장바구니
[전자공학] Modelsim & Synplify & ISE를 이용한 VHDL 시뮬레이션

..PAGE:1Modelsim & Synplify & ISE를 이용한VHDL 합성 및 시뮬레이션2003. 11. 24Digital Communication I이 상 철my-s ... : 이 상 철..PAGE:31. Function 시뮬레이션1. 합성 및 시뮬레이션 할 VHDL 코드를 작성한다.2. test_vector를 작성한다.(모델심에서의 test ... 시뮬레이션저장해 놓은 VHDL 코드를 하위 모듈부터 컴파일을 시킴니다.(오른쪽 하단의 compile 버튼을 누르면 됩니다.)Digital Communication 소모임 I작성자

리포트 | 39페이지 | 1,000원 | 등록일 2003.11.25

다운로드 장바구니
1. 동기식 clear, load를 갖는 양방향 카운터를 VHDL로 설계 시뮬레이션한 후 파형을 관찰

1. 동기식 clear, load를 갖는 양방향 카운터(0~255)를 VHDL로 설계해서 시뮬레이션한 후 파형을 관찰하시오.(variable과 integer사용)2. 동기reset을 포함한 12진 카운터를 설계 파형을 관찰하시오

리포트 | 2페이지 | 1,000원 | 등록일 2007.05.14

다운로드 장바구니
[디지탈공학] Max+, Synpli, Modelsim을 이용한 VHDL 시뮬레이션

Engine을사용하기위하여Test Bench VHDL 표현에대한Loading을수행하기위하여다음과같은명령어를사용한다. Design -> Load Design를수행하면다음과같은Window가나타난다. Loading에따른Window와각블럭에대한의미분석

리포트 | 18페이지 | 1,500원 | 등록일 2002.12.16

다운로드 장바구니
Mux&Decoder2차레포트 디지털회로설계

1 Mux Schematic , VHDL-Schmatic-VHDL시뮬레이션 결과SEL이 1일 때 B값이 Y에 출력이 되고 SEL이 0일 때 A값이 Y에 출력된다.DE2 동작을 위해 ... 핀 플레너 입력 사진이다. DE2작동 사진을 찍어놓고 백업을 안하여 사진이없다.(2) 2비트 2x1 Mux Schematic , VHDL-Schmatic-VHDL시뮬레이션 결과A ... -VHDL시뮬레이션 결과A,B,Y를 그룹으로 지정 후 값을 랜덤으로 준고 난 후 시뮬을 돌리면SEL이 0일때는 A를 출력하다가 1이되면 B를 출력하는 것을 볼 수 있다.DE2 동작

리포트 | 15페이지 | 2,000원 | 등록일 2022.01.05

다운로드 장바구니
9장 VHDL 설계 툴 사용법 예비

디지털공학실험 ? 9장, VHDL 설계툴 사용법 예비보고서1. 목적가. VHDL의 설계 툴 중 하나인 Xilinx VHDL의 설치법을 익힌다.나. Xilinx ISE Design ... Suite를 이용하여 VHDL 설계에 대해서 이해하고 사용법을 익힌다.다. Xilinx ISE Design Suite의 컴파일러와 시뮬레이터를 이용하여 VHDL로 설계한 회로 ... 에 대한시뮬레이션 방법을 익힌다.라. Xilinx ISE Design Suite의 Timing Analyzer와 Wavefrom Editor를 이용하여 설계한 회로를분석하는 방법

리포트 | 16페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
임베디드 IoT 응용실험 - VHDL을 이용한 8-bit ALU

제출2주차 : 8-bit ALU - VHDL로 코딩 및 Xilinx FPGA tool VIVADO로 임시 시뮬레이션 → [FPGA 이용 방법은 기초회로실험_실험 12_P123 참고 ... 과제명VHDL을 이용한 8-bit ALU 설계 및 검증과제 목적1. VHDL을 사용하여 논리회로를 기술한다.2. Vivado 환경에서 작업을 한다.3. Xilinx Artix-7 ... FPGA에 porting 한다.4. Simulation 되는 VHDL source code를 제출한다.5. 동영상 제작주차별 계획1주차 : 계획 보고서 작성에 있어, 디지털 공학

리포트 | 9페이지 | 3,000원 | 등록일 2022.04.14

다운로드 장바구니
판매자 표지

논리설계 및 실험 11 레포트 (베릴로그 HDL 2)

실습 용어 및 이론: HDL은 Hardware Description Language의 줄임말이며 FPGA 또는 집적회로를 설계할 때 쓰이는 언어를 뜻한다. 즉 ... , 회로도를 작성하는 것이 아닌 프로그래밍을 하듯이 언어 형태로 전자 회로를 구성 할 수 있다. 회로를 디자인하는 synthesis와 시뮬레이션을 할 수 있는 Test bench ... 로 구성이 되었으며 모듈단위로 설계한다. VHDL도 회로를 설계할 수 있는 언어이다. 학교에서 FPGA로 설계를 진행 할 때는 HDL을 사용한다.

리포트 | 6페이지 | 2,000원 | 등록일 2025.01.20

다운로드 장바구니
A+학점인증 디지털시스템설계 과제2 보고서 Combinational Logics(코드, 설명 포함)

목표 - 주어진 논리 회로에 대해 VHDL프로그램을 이용하여 설계하고 test bench를 이용하여 시뮬레이션을 하여 결과를 확인할 수 있다.1. Write a VHDL ... program of 74X381.2. Write a VHDL programs of 4-input, 4-input multiplexer and 4-output, 4-bit ... demultiplexer.3. Write a structural VHDL program of the blackbox.4. Write a test bench that shows your design works correctly.

리포트 | 8페이지 | 3,000원 | 등록일 2021.04.07

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기