[VHDL] Combinational logic design with 8to1 MUX & 4to16 Decoder, 코드 및 시뮬레이션 분석

choni
개인인증판매자스토어
최초 등록일
2020.10.08
최종 저작일
2020.10
28페이지/파일확장자 어도비 PDF
가격 4,000원 할인쿠폰받기
다운로드
장바구니
퀴즈OX 이벤트

소개글

-컴퓨터구조 A+ 레포트
-quartus로 구현한 8to1 MUX, 4to16 Decoder
-VHDL 코드 및 코드설명 포함
-시뮬레이션 결과 및 분석 포함

<아래는 과제 질문>
1. Design with MUX:
Consider the function F(A,B,C,D) = ∑m(0,2,3,8,10,11,12,14,15). Design F with a 8-to-1 MUX
Design a 8-to-1 MUX with Enable (with VHDL)
Verify the 8-to-1 MUX with simulation
Design a circuit that produce F, by using the MUX you just made
Verify with simulation the circuit
Discuss the result

2. Design with decoder:
Consider the function F(A,B,C,D) = ∑m(0,2,3,8,10,11,12,14,15). Design F with several 4-to-16 Decoder.
Design a 4-to-16 Decoder with Enable (with VHDL)
Verify the 4-to-16 Decoder with simulation
Design a circuit that produce F, by using the Decoder you just made
Verify with simulation the circuit
Discuss the result

목차

Ⅰ. Introduction

Ⅱ. Design With 8 to 1 MUX
A. 8 to 1 MUX
B. Truth Table
C. Graphical Symbol
D. VHDL Capture
E. RTL Viewer Capture
F. Simulation Capture
G. Discussion

Ⅲ. Design With 4 to 16 Decoder
A. 4 to 16 Decoder
B. Truth Table
C. Graphical Symbol
D. VHDL Capture
E. RTL Viewer Capture
F. Simulation Capture
G. Discussion

Ⅳ. Discussion

본문내용

세 번째 실습은 함수 F(A,B,C,D) = ∑m(0,2,3,8,10,11,12,14,15)를 이해하고 이를 VHDL로 알고리즘을 짜 8 to 1 MUX를 이용한 회로와 4 to 16 Decoder를 이용한 회로로 나타내는 것이다. 이 때 각 회로에는 En이 인풋으로 포함된다. MUX와 Decoder의 구조를 이해하여 내부 시그널을 인풋, 아웃풋 값들과 연결 짓는 것이 중요한 실습 포인트이다. 또한 logic vector 활용법을 익힐 수 있는 실습이다.

<중 략>

4 to 16 VHDL Decoder의 코드는 다음과 같다. Input 은 4비트짜리 logic vector w이고 실습 조건에 따라 En도 input으로 추가하였다. Output은 16비트짜리 logic vector y이다.

Enw를 내부 시그널로 선언했다.
이는 En과 w를 연결한 5비트짜리 logic vector 이다.

y의 값은 Enw 값에 매칭되는 w 값이다.
En이 ‘0’일 때 F는 무조건 ‘0’이다
(0 when others)

참고 자료

없음
choni
판매자 유형Gold개인인증

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

더보기
최근 본 자료더보기
상세우측 배너
[VHDL] Combinational logic design with 8to1 MUX &amp; 4to16 Decoder, 코드 및 시뮬레이션 분석