• AI글쓰기 2.1 업데이트
  • 통합검색(42)
  • 리포트(35)
  • 자기소개서(5)
  • 논문(1)
  • 시험자료(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

d flip flop verilog BCD 가산기 4bit cla 4비트 2진 덧셈기 4bit adder 7 segment FPGA
판매자 표지는 다운로드시 포함되지 않습니다.

"RTL Simulation" 검색결과 1-20 / 42건

  • 판매자 표지 자료 표지
    General CPU design 1 - VHDL code & RTL viewer
    Lab 09.주어진 VHDL code들을 사용해서 EC-1 microprocessor를 구현하고 “RTL viewer”와 “RTL simulation” 기능을 이용해서 구현 ... 된 결과를 분석하라.-You have to only perform “RTL simulation” since it is much easier for verification. (SDO 파일 ... & Verify with simulation the following algorithms.Report format-Result.RTL view capture & explanation
    리포트 | 9페이지 | 4,000원 | 등록일 2025.02.03
    다운로드 장바구니
  • 자료 표지
    기본로직 설계 및 시뮬레이션 검증 회로설계
    Functional Simulation 실행 결과Pin planner에서 A N25, B N26 지정 후Run Timing simulation 실행 결과RTL Viewer ... Simulation 실행 결과Pin planner에서 A N25, B N26 지정 후Run Timing simulation 실행 결과RTL Viewer-Locate in chip planner ... Functional Simulation 실행 결과Pin planner에서 A N25, B N26 지정 후Run Timing simulation 실행 결과RTL Viewer-Locate
    Non-Ai HUMAN
    | 리포트 | 32페이지 | 2,000원 | 등록일 2022.01.05
    다운로드 장바구니
  • 판매자 표지 자료 표지
    Elementary dedicated microprocessor - CU, DP Design 및 VHDL 코드 설계 레포트
    -주어진 RTL viewer와 같은 모습으로 나온 것을 확인할 수 있었다.-data를 비교하여 10이 되지 않았으면 1씩 add하는 프로세스를 가진다.Simulation1.clock ... 겠지만 register를 clear (reset) 하는 것으로 충분함..Status signal (i≠10) 을 control unit에 제공해야 함.RTL viewer
    리포트 | 11페이지 | 3,000원 | 등록일 2025.02.03
    다운로드 장바구니
  • 자료 표지
    디지털시스템설계실습_HW_WEEK9
    • Simulation Result결과를 보면 3과 5를 더해 8이 나와 binary로 1000이 나온 것을 알 수 있고, 10과 12를 더해 오버플로우가 발생했다. 10110 ... 수 있다.• Discussion이번 실습은 N-bit CLA Adder를 만들고 RTL schemic와 Syntheis schemic를 비교하고 각각의 n-bit cla
    리포트 | 8페이지 | 2,000원 | 등록일 2023.06.11
    다운로드 장바구니
  • 자료 표지
    데이터 프리패치를 이용한 하드웨어 가속기의 병목 현상 해결 (Resolving Memory Bottlenecks in Hardware Accelerators with Data Prefetch)
    한국컴퓨터정보학회 이혜인, 정진우
    논문 | 12페이지 | 무료 | 등록일 2025.05.01 | 수정일 2025.05.15
    다운로드
  • 자료 표지
    통신이론설계 실습과제 9주차입니다
    HW #9학과정보통신공학과제출일자2022.12.2학번Name분반교수명• Object• poblem• Solutions(Source code and Simulation ... 에 input으로 들어오는 실제 서울 FM 채널 중 한 채널을 임의로 선택한 것과 신호의 Gain을 10으로 증폭해서 수신기로 신호를 전달한다.RTL-SDR 수신기는 해당 지역에서 실 ... 시간 무선 신호를 수신하기 위한 컴퓨터 기반 무선 스캐너이다. 따라서 이 수신기를 통해 우리는 실시간으로 무선신호를 전달 받는다.-과제1 Simulation resultsLPF
    시험자료 | 7페이지 | 1,500원 | 등록일 2023.03.18
    다운로드 장바구니
  • 자료 표지
    LS R&D 합격자소서
    한 경험이 있습니다. Verilog를 활용하여 RTL coding을 분석하고 시뮬레이션, 테스트 및 구현 업무를 진행하였습니다. 또한, 시퀀스 로직을 구현하여 이를 토대 ... 로 Testbench를 구성하였습니다. Simulation Tool인 Xcelium과 Verdi를 활용하여 검증 및 디버깅을 통해 SPEC 기준에 맞는 설계와 동작 여부를 확인하여 검증을 완벽히 ... Simulation Tool 강의를 수강하며 다양한 Simulation tool 지식을 쌓았습니다. Cadence사의 Xcelium (검증 S/W Testing tool
    Non-Ai HUMAN
    | 자기소개서 | 3페이지 | 3,000원 | 등록일 2021.08.16 | 수정일 2022.03.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    LIG nex1 합격 자기소개서
    ), OOOO(OOOO VR에 들어가는 반도체 칩 검증 프로젝트) 프로젝트를 진행한 경험이 있습니다. Verilog를 활용하여 RTL coding을 분석하고 시뮬레이션, 테스트 및 구현 ... 업무를 진행하였습니다. 또한, 시퀀스 로직을 구현하여 이를 토대로 Testbench를 구성하였습니다. Simulation Tool인 Xcelium과 Verdi를 활용하여 검증 및 ... 디버깅을 통해 반도체 SPEC 기준에 맞는 설계와 동작 여부를 확인하여 검증 완성도를 극대화할 수 있었습니다.둘째, 회로 설계, 검증 및 디버깅을 위한 Simulation
    Non-Ai HUMAN
    | 자기소개서 | 5페이지 | 3,000원 | 등록일 2022.12.28
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+
    기술, RTL(Register Transfer Level) 기술 및 Gate Level의 기술을 할 수 있다.② VHDL은 특정 Simulator, Technology ... , Manufacturing 및 Process 와 무관하다. 이는 VHDL이 여러 가지의 서로 다른 Simulator, Technology나 Favrication Process로 구현될 수
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    fpga bcdconverter
    Lab3.Homework1. encoderVerilog Code / 주석RTL MapSynthesis ReportLUT : 6USEDIOB : 11USEDTest Bench ... 해서 값을 바꿔가며 설정하였고120ns에는 진리표에 없는 입력값을 입력하여 unknown신호가 나오는지 확인하기 위해 설정하였다.- Simulation 파형이 왜 그렇게 나온것인지 ... ns마다 출력하게 설정하였다.- Simulation 파형이 왜 그렇게 나온것인지?모듈에서 백의자리,십의자리,일의자리로 나눠서출력하도록 설정하였다.맨처음 초기상태인 0ns일 때 입력
    Non-Ai HUMAN
    | 리포트 | 20페이지 | 2,000원 | 등록일 2021.05.05
    다운로드 장바구니
  • 자료 표지
    SK하이닉스 경력직 자소서 할인자료
    Voltage Scaling) 알고리즘 적용 회로의 RTL 설계 및 검증이었으며, 저는 전력 프로파일링을 기반으로 한 스케줄러 연동을 제안함으로써, 기존 대비 평균 소비전력을 8 ... FPGA Simulation 실습 교육과정도 기획·운영하여, 후배 엔지니어들에게 실질적인 설계-검증 교육을 제공하고 있습니다. 결국 저의 강점은 단순한 설계자나 분석자에 머무르
    자기소개서 | 4페이지 | 3,800원 (25%↓) 2850원 | 등록일 2025.05.18
    다운로드 장바구니
  • 자료 표지
    SK 하이닉스 Digital 설계 자소서
    단계의 회로 검증 및 불량분석 업무를 수행함- SoC설계 : Solution 제품에 적용되는 ECC(Error Correction Code) 포함 Controller 전반 RTL ... 설계/검증/분석, SI/PI분석 및 Simulation검증 업무 수행함- Thermal : 제품 성능 향상 및 power 소모 증가에 다른 System level thermal 사전
    Non-Ai HUMAN
    | 자기소개서 | 3페이지 | 3,000원 | 등록일 2021.02.18
    다운로드 장바구니
  • 자료 표지
    디지털시스템실험 2주차 예비보고서
    :\DS_2013\LAB01_INTRODUCTION\RTL 폴더에 LAB01_INTRODUCTION.v 라는 이름으로 저장한다. (RTL 폴더를 생성하여 저장한다)5. Project ... 시뮬레이션 한다.다음 그림과 같은 파일을 작성하고 C:\DS_2013\LAB01_INTRODUCTION\RTL 폴더에LAB01_INTRODUCTION_TB.v 파일로 저장한다.2 ... 를 선택하여 추가한 파일에 대한 컴파일을 실행시킨다.6. 시뮬레이션을 하기 위하여 다음 그림과 같이 Simulate > Start Simulation 메뉴를 선택한다.Design 탭
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29
    다운로드 장바구니
  • 자료 표지
    디지털논리회로실험(Verilog HDL) - SR Latch, Level-Sensitive D-latch, D Flip-Flop
    functional and timing simulation.(3) CodeFigure 1에 나타난 회로를 그대로 구현.? 실험결과(1) Simulation(2) RTL Viewer2.2 D ... 하다.? 실험결과(1) Simulation(2) RTL Viewer2.4 Gated D-Latch, edge triggered D Flip-Flop? 실험목적 : D-latch 와 D ... Verilog file with the code and include it in the project.? Compile the code. Use the Quartus RTL
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29
    다운로드 장바구니
  • 자료 표지
    디지털논리회로실험(Verilog HDL) - Real-time clock, counter
    을 추가한다.)(2) Simulation시작하게 되면 15시 00분 00초로 초기화되는 것을 알 수 있다. sw에는 23시 59분 58초를 할당해주고 key1을 누르면 이 값이 각각 ... 분 00초로 초기화 됨을 알 수 있다.(3) RTL Viewer2.2 Part Ⅲ : Reaction TimerDesign and implement on the DE2-115 ... 단위, tens와 ones는 ms 단위를 나타낸다. 이 값들은 store를 이용하여 구한다.(2) Simulation시작한 뒤 1초가 지나가게 되면(cnt=5) LEDR의 불이 켜지
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2019.08.29
    다운로드 장바구니
  • 자료 표지
    시립대 전전설2 [4주차 예비] 레포트
    에서 핀 설정하기5. Implement Design 동기화 실시6. simulation을 위해서 vimulation verlilog 설정7. Simulation 실행 후 원하는 값 ... verlilog 설정7. Simulation 실행 후 원하는 값 출력8. Generate Programming File 실행9. 기기와 연결 후 이니셜라이즈후 코딩10. 동작 확인3 ... 되는데, always 구문의 감지신호목록은 조합논리 모델링에서는 모델링되는 회로의 입력 신호가 모두 나열되어야 하고, 일부 신호가 감지신호목록에서 빠지면, 합성 이전의 RTL
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29
    다운로드 장바구니
  • 자료 표지
    VHDL 카운터 설계 및 시뮬레이션
    _cnt는 5가 된다.그렇지 않으면 sig_cnt는 1씩 증가한다.-RTL-Functional Simulation초기값은 5이고 clk이 증가할 때마다 q의 값이 1씩 증가 ... 한다.nRst가 0이 아니고 clk이 1씩 증가할 때마다sig_cnt는 1씩 증가하고sig_cnt가 13이면 다시 2로 돌아간다.-RTL-Functional Simulation초기값 ... 까지 Process문 반복)-RTL-Functional SimulationnRst가 0이 아닐 때 q의 값은 0부터 15까지 차례대로 증가하는 것을 확인할 수 있었다.-핀 번호 설정
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 2,000원 | 등록일 2017.11.26 | 수정일 2018.08.27
    다운로드 장바구니
  • 자료 표지
    VHDL에 의한 논리 시스템 해석 및 설계
    으로서는 RTL(Register Transfer Level) 표현이 쉽다.나. UDL/I (Unified Design Language for IC)JEIDA (Japan ... Electronic Industry Development Association : 일본 전자 공업 진흥 협회)가 중심이 되어 정한 규격으로 기능기술(RTL) 레벨에 순서 기계(Automaton ... Automation)관련 업계에서 보고서 형식으로 제정해 놓은 VHDL을 Simulation할 수 있게 만들기 시작했고 이에 대해 IEEE(Institute of Electricity and
    Non-Ai HUMAN
    | 리포트 | 38페이지 | 5,000원 | 등록일 2017.12.30
    다운로드 장바구니
  • 자료 표지
    LG하우시스 경력 PPT 자료
    설계 : Netwrok CPU(S3C2410, RTL8186), SDRAM/NOR Flash, USB2.0 interface , IO Control, 10/100 Ethernet ... , S3C2410, RTL8186, STM32F4x Memory : SDR/DDR3, NOR, Parallel NAND, SPI NAND FPGA : Xilinx Spartan3AN ... 3AN Simulation ISIM Chipscope Interface High Speed Signal(LVDS) 7:1 Serdes 구현 Sil163 을 이용한 DVI
    Non-Ai HUMAN
    | 자기소개서 | 5페이지 | 3,000원 | 등록일 2018.12.19 | 수정일 2019.01.23
    다운로드 장바구니
  • 자료 표지
    [VerilogHDL] 4bit 2진 덧셈기 설계(7segment 제어)
    를 눌렀을 때의 결과를 RTL Simulation을 이용하여 확인한다. ■ 개념설계▪ HBE-COMBO 트레이닝 키트 상에서의 동작 개요 -첫 번째 비트 데이터는 7-segment
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 1,000원 | 등록일 2015.08.02
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2026년 03월 06일 금요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
6:22 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기