"Delayed Lock-Step"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

서강대 디지털 74x194 key matrix FPGA

판매자 표지는 다운로드시 포함되지 않습니다.

"Delayed Lock-Step" 검색결과 1-14 / 14건

소프트 에러 발생 시 자동 복구하는이중 코어 지연 락스텝 프로세서의 설계 (Design of a Delayed Dual-Core Lock-Step Processor with Automatic Recovery in Soft Errors)

한국전기전자학회 김주호, 양성현, 이성수

논문 | 4페이지 | 무료 | 등록일 2025.04.17 | 수정일 2025.05.10

다운로드
메모리 롤백 기능을 가진 차량 어플리케이션용삼중 코어 지연 락스텝 프로세서 설계 (Design of Delayed Triple-Core Lock-Step Processor with Memory Rollback for Automotive Applications)

한국전기전자학회 양성현, 최지웅, 이성수

논문 | 5페이지 | 무료 | 등록일 2025.05.25 | 수정일 2025.05.27

다운로드
판매자 표지

서강대학교 21년도 디지털논리회로실험 6주차 결과레포트 (A+자료) - Flip-flop, Registers

-flop을 기본 소자로 이용하게 되는데, 이 소자들은 clock이라고 불리는 신호에 의해서, 상태 변화 시점을 정하게 된다.- Clock위의 그림은 clock (CLK ... 을 toggle하여 내보낸다. 그 외의 경우는 D latch와 유사하다.- Registers위의 그림처럼, 공통된 clock을 갖는 flip-flop의 집합을 register라고 한다 ... 별로 저장하기도 한다.실험결과STEP 3:그림3-1 – SR latch그림3-1처럼 NOR로 구성된 SR latch를 구현한다. 그 후 BTN_0와 BTN_1의 조합과 출력의 이전 상태

Non-Ai HUMAN
| 리포트 | 20페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 8주차 결과레포트 (A+자료) - Shift Register, Multiplier, 4-digit 7-segment display

만 뽑아낼려면 N번째 Q를 사용하면 된다. register는 data를 N clock만큼 delay시키는 역할도 하게 된다.2-2. 74x19474x194는 양방향으로 직렬 입출력 ... output에 도달하게 되었다. 즉 SR4CLE는 4-clock의 delay를 갖는 serial-in serial-out register로 동작할 수 있었다.-parallel ... 을 load할 지 결정할 수 있다. 이 때 serial 입력은 shift register의 수만큼 clock이 지나면, serial-out으로 나오게 된다. 따라서 serial out

Non-Ai HUMAN
| 리포트 | 33페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 9주차 결과레포트 (A+자료) - ROM, RAM, Dot matrix, key matrix

배 늘린 셈 된다. 이렇게 Q(7)부터 Q(0)까지, 원하는 주파수와 가까운 출력을 사용하면 2배 단위로 clock 주파수를 변경할 수 있을 것이다.STEP 2:그림1-1을 보 ... LED들이 계속 켜진 것처럼 보이게 되는 것이다.실험결과STEP 1:그림1-1 4x4KeyScan의 block diagram그림1-1을 이용하여, key matrix의 16개 ... :0) 또한 회로의 의도대로 나오는 것을 확인할 수 있었다.STEP 6:그림6-1 RAM을 이용한 회로그림6-1의 회로를 구현하여 RAM에 데이터를 저장하고 읽어보려고 한다. 일단

Non-Ai HUMAN
| 리포트 | 35페이지 | 3,000원 | 등록일 2022.09.18

다운로드 장바구니
서강대학교 마이크로프로세서 9주차 실험

bit를 1로 설정했을 때 동작한다.- Prescaler register(TIMx_PSC): 공급되는 clock 신호의 주파수를 16-bit 레지스터인 TIMx_PSC의 내용 ... matrix의 row(PC0-7) 및 column(PB15-8)에 대한 출력을 설정하기 위한 과정이다.- Step 5: Lines 48-53에서 수행하는 동작의 정체를 파악해보 ... 한다.● 타이머의 동작을 trigger source를 연동하여 활용하는 방법(rest, gated modes)에 대해 이해한다.● 타이머의 clock에 스위치 신호를 연결하여 c

Non-Ai HUMAN
| 리포트 | 27페이지 | 3,000원 | 등록일 2021.06.30 | 수정일 2022.04.14

다운로드 장바구니
서강대학교 디지털논리회로실험 레포트 6주차

었기 때문에 1일 때 유지가 되고, 0일 때 D의 값이 Q로 전달되는 것을 관찰할 수 있다.STEP8) 그림 14의 회로를 구현한다. LD4의 G에 연결된 IBUFG는 clock ... 한다. 예를 들어 그림 1-(a)는 active high clock이기 때문에 duty cycle이 이고 그림 1-(b)의 경우에는 이 된다.2) Latches/Flip ... -flopsLatch와 flip-flop은 순차 논리회로 설계의 기본이 되는 function block들이다. Flip-flop은 한 clock 신호에 따라 입력 상태가 sample되어 출력

Non-Ai HUMAN
| 리포트 | 19페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
초음파탐상검사ppt로 가상 실습을 통해 금속재료 내부 결함의 검출방법을 이해한다

한다 학습목표 ☜ ☞ KEY 탐상기의 구조 1 2 3 4 5 6 7 8 9 10 11 ☜ ☞ 탐상기의 구조 dB-Step Gain step 조정 dB-REF 탐상감도 대비 값 ... DELAY 0.000 측정범위의 조정 10 4①. 두 Echo의 간격을 조정한다 (B1 Echo와 B2 Echo) ☜ 11 BASIC RCVR PULS GATE S-CAL MEM ... PULS GATE S-CAL MEM TCG mm 101.4 GAIN 60.0 dB RANGE 250.0 mtl vel 3226 DELAY 0.000 측정범위의 조정 S = 101.4 P

Non-Ai HUMAN
| 리포트 | 77페이지 | 1,000원 | 등록일 2020.07.23

다운로드 장바구니
서강대학교 디지털논리회로실험_2 Digital logic gate

디지털 논리회로 실험 결과 보고서2주차 Digital logic gate5조 20161510 윤수찬1. 실험제목 : Digital Logic gate2. 실험 목표- TTL ... logic gates의 동작 방법을 익힌다.- Logic level과 noise margins, 그리고 fanout에 대해 이해한다.- Gates를 이용하여 구현된 임의의 논리 함수 ... 가 최소화 될 수 있음을 확인한다.- Wired OR logic의 특성과 활용 방법을 익힌다.- FPGA를 이용하여 간단한 논리 회로를 구현하고 동작을 확인한다. 이 과정에서 사용

Non-Ai HUMAN
| 리포트 | 21페이지 | 1,000원 | 등록일 2020.08.12

다운로드 장바구니
판매자 표지

[FPGA설계] xilinx를 이용하여 FPGA를 설계

port로 entity 선언 합니다.RESET 기능과 clock의 rising edge 일 때 delay_cnt 가 X”FFFF”이면 delay_cnt를 0으로 만들고 delay_clk ... 1. 설계 배경 및 목표? RoV-Lab 3000와 xilinx를 이용하여 FPGA를 설계하고 실습합니다.? RoV-Lab 3000의 사용법을 숙지하고 구조와 각 부분별 역할 ... 을 확인합니다.? 3가지 예제 LED1, 2, BUZZER를 설계하고 그 결과를 RoV-Lab 3000 을 이용하여 실제로 동작하는지 확인합니다.2. 관련 기술 및 이론RoV-Lab

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2012.06.18

다운로드 장바구니
라인트레이서

devices.And below table is the truth table of 2-PHASE (FULL STEP) OPERATION for SLA7024MSequence ... . Analysis for Source code#pragma model(kc)#include void delay(int del){while(del--);}void check(void ... . 1 Schematic and Explanation for motor boardFigure 6. L297-7024 motor board schematicThis figure is

Non-Ai HUMAN
| 리포트 | 18페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
판매자 표지

LG,삼성,외국계대기업합격 경력서 및 이력서

이름 입력Ⅰ.기초사항생년월일 : 년 월 일성 별 : 성별 기입 바람결혼여부 : 결혼여부 기입 바랍연 락 처 : 핸드폰 / 연락처 기입주 소 : 예시) 경기도 xx시 xx구 xx동 ... up 경험 다수Ⅱ.학력사항기 간출신학교명학 과 (계열)평점/만점소재지XXXX.03~XXXX.02XX고등학교이과계열-서울XXXX.03~XXXX.02XXX대학교전자공학과XXX/4.5용인 ... .03~XXXX.02㈜ 회사명예시) 공정기술팀선임XXXX.03~XXXX.02㈜ 회사명예시) 공정기술팀선임Ⅳ.기타 사항Ⅳ-1. 외국어 회화 능력 : (영어) 중급Ⅳ-2. 공인시험 점수

Non-Ai HUMAN
| 자기소개서 | 10페이지 | 6,000원 | 등록일 2012.06.06 | 수정일 2023.02.10

다운로드 장바구니
항온항습기 조사

으로 각 부분설비의 가동시간을 Step별 균등하게 분배함으로써 부분별 가동시간을 일정하게 운전하여 수명을 연장시킬 수 있습니다.● LOCK 기능 내장장비의 효울적인 관리를 위하 ... 하기 위하여 각 장비별로 START시간을 조정할 수 있도록 설계되었습니다.● BROWER DELAY 시간기능정상 운전중 장비를 정지하면 Heater 및 기타 부분에 잔열로 인하 ... 기능ON-LINE전산망을 이용하여 원거리에서 온.습도 Data및 가동상태, 부분별 Alarm상태, 이상 발생시 자동Call기능[담당자 삐삐호출]등 감시 제어를 할 수 있도록 설계

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2009.04.30

다운로드 장바구니
[전기전자][프로젝트] 전동 휠체어 제작

도전진후진좌우◎회로도-basic-PIC최소한의 구동회로-main--sensing-◎프로그램#include #use delay(clock=4000000)#byte portb = 0x ... 모터 구동실패로 인해 DC모터를 쓰게됨)본론◎부품부품수량비고PIC16F8771마이크로 컨트롤러(MCU의 중요부품)DC Motor2구동장치EL-7L1적외선 센서(송신)ST-7L1 ... 적외선 센서(수신)오실레이터 - 4MHz1발진기LB16302모터드라이버(모터의 부족한 전류를 보충해줌)LM3241OP-AMP(비교기로 사용)레귤레이터 - 78051DC전압의 공급

Non-Ai HUMAN
| 리포트 | 31페이지 | 4,000원 | 등록일 2006.06.10

다운로드 장바구니

파워링크

신청하기