• 전문가 요청 쿠폰 이벤트
  • 통합검색(99)
  • 리포트(95)
  • 시험자료(2)
  • 논문(1)
  • 방송통신대(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

전전설2 verilog 프로젝트 pld 장단점 전전설 adder 가산기와 7-segment 디지털시스템실험 신호등 verilog combo dld 전전설2 lcd
AI
AI 글쓰기
'Combo module' 초안, 3분이면 완성
AI가 맞춤 레포트 초안을 작성해 드립니다.
지금 시작하기 →
판매자 표지는 다운로드시 포함되지 않습니다.

"Combo module" 검색결과 1-20 / 99건

  • 자료 표지
    와이파이-블루투스 콤보칩 사용이 모바일 비디오스트리밍 서비스에 미치는 영향 분석 (A Study on the Quality-of-Experience in Mobile Video Adaptive Streaming under Active Bluetooth Connection)
    한국전기전자학회 이종호, 최재혁
    논문 | 6페이지 | 무료 | 등록일 2025.05.29 | 수정일 2025.06.05
    다운로드
  • 자료 표지
    [검증된 코드 & 복사가능, 학점A+] 전전설2 3.Basic Gates - 예비+결과+성적인증 (서울시립대)
    실험 내용1.EquipmentHBE-Combo-II-SEISE Project Navigator (Xilinx)2.ProcessesAdd a new source for ... implementation: ‘Verilog Module’.Program the module and Synthesize-XST.Add a new source for simulation
    Non-Ai HUMAN
    | 리포트 | 21페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.12
    장바구니 다운로드
  • 판매자 표지 자료 표지
    논리회로및실험 레포트
    논리회로및실험 결과레포트20000001 임0000000000학부1. 실습목표: 1)HBE-Combo II-DLD Kit의 부품 중 7개를 조사하고 이해한다.2) Quartus ... 에 따라 16분주하여 FPGA 디바이스 모듈 로 전달하는 역할을 하고 있습니다.2) 동작장비에서 사용하는 클럭은 기본으로 Base board 에 있는 50 MHz를 가지고 사용하게 됩 ... 니다. 따라서 클럭 제어 스위치를 조절하면 7-Segment에 현재 FPGA 디바이스 모듈로 공급되는 클럭 값이 표시되고 오른 쪽에 있는 LED를 통해 현재 주파수 대역을 확인
    리포트 | 15페이지 | 1,000원 | 등록일 2024.07.14
    장바구니 다운로드
  • 자료 표지
    서울시립대 전전설2 Lab-08 예비리포트 (2020 최신)
    를 제어하는 실험을 한다. 이 때 behavioral modeling, module instantiation을 이용한 structural modeling 방식으로 모듈을 만든다.2 ... 하는 회로를 만들었다. 이 과정은 계속 module instantiation을 이용하는 방식이기에 이전에 만든 모듈이 정상적으로 작동해야 그 후의 모듈도 정상 작동할 수 있다. 우선 ... 좋다는 특징이 있다. 아래는 이런 값들을 표시하기 위한 진리표이다.HBE Combo 2 SE에는 1 Digit만 표현하는 단일 FND도 있지만 4 Digit을 표현할 수 있는 4개
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 1,500원 | 등록일 2021.09.10
    장바구니 다운로드
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+
    디지털 장치 제어를 실험하며 그의 controller를 설계한다. 또한 Behavioral level 모델링, Module instantiation을 이용한 Structural ... HBE Combo-II SE3. Prelab(1) [실습 5]를 위하여 binary to BCD conversion algorithm에 대하여 조사하시오.- BCD(Binary-c ... ~1001, 즉 0~9까지 값을 가지는 4-bit bcd 입력을 받아서 single FND를 제어하는 8-bit 신호 (‘점’을 포함) out을 출력하는 모듈을 디자인하시오
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
    장바구니 다운로드
  • 자료 표지
    전전설2 3주차 실험 결과레포트
    다. Verilog Module을 선택하고 이름을 넣고 코딩을 한다.3. 테스트 벤치에서 initial begin ~ end 블록을 수정하여 시간에 따른 입력 값의 변화에 대한 정보 ... 를 변경한다.4. 테스트벤치 모듈에서 시뮬레이션을 실행시켜 잘 되는지 확인한다.5. Pin 할당은 다음과 같이 한다. (a : Button SW1(p63), b : Button SW ... > New project에서 새 프로젝트를 ‘my_and3’의 이름으로 생성한다.2. Source type을 Verilog Module을 선택하고 이름을 넣고 코딩을 한다.3. 테스트
    Non-Ai HUMAN
    | 리포트 | 23페이지 | 1,000원 | 등록일 2021.11.30
    장바구니 다운로드
  • 자료 표지
    서울시립대 전전설2 Lab-02 예비리포트 (2020 최신)
    도 존재한다. JTAG port, RS232 port, USB to serial port, PS/2 Port 등 장치와 연결할 수 있는 다양한 포트가 있다.- Combo 박스의 입력 ... 장치 중 Button SW1을 사용하려면 FPGA 칩의 몇 번 pin에 연결하여야 하는지 Combo-II SE 활용설명서의 부록에서 조사하시오. 또한, 출력 장치로 LED1을 사용 ... 할 때에는 몇 번 pin인가?본 실험에서 사용하는 것은 Spartan 3 이므로 오른쪽 열을 참고하면 된다.Combo-2 SE 활용설명서 부록을 참고한 결과 Button SW1
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,500원 | 등록일 2021.09.10
    장바구니 다운로드
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+
    , FPGA Module, SRAM, Bread Board, RESET Switch, JTAG Port RS232 Port으로 구성되어 있다.(4) Combo 박스의 입력 장치 중 ... 들도 설계하기 부적합하다.2. Materials and Methods가. 실험 장비HBE Combo-II SE3. Prelab(1) PROM, PAL, CPLD, FPGA에 대하 ... Attributes- 20만개의 논리 게이트가 구현 가능하다.(3) 본 실험 장비인 HBE Combo-II SE는 FPGA 칩의 동작을 실험 할 수 있는 여러가지 입출력 디바이스
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16
    장바구니 다운로드
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab08(결과) / 2021년도(대면) / A+
    주변 디지털 장치 제어를 실험하며 그의 controller를 설계한다. 또한 Behavioral level 모델링, Module instantiation을 이용 ... 주파수에 따른 음계는 다음 표와 같다.2. Materials and Methods가. 실험 장비HBE Combo-II SE3. Result of this lab(1) [실습 1 ... 아서 single FND를 제어하는 8-bit 신호 (‘점’을 포함) out을 출력하는 모듈을 디자인하시오.Source codeTestbenchPin testbench 시뮬레이션 결과
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 2,000원 | 등록일 2022.07.16
    장바구니 다운로드
  • 자료 표지
    서울시립대 전전설2 Lab-04 결과리포트 (2020 최신)
    의 Combinational logic을 설계하고 테스트벤치 파일을 작성하여 combo box를 통해 동작을 실험한다. 이 때, module instantiation을 이용해 구조적 모델링 설계 능력 ... adder 설계 및 검증1. ‘lab4_full_adder’라는 이름의 project를 만든다.2. new source로 verilog module file ‘half_adder.v ... 아래 만든 half_adder.v 파일- 테스트벤치 파일- 시뮬레이션 결과-- half_adder.ucf 파일[실습 2] module instantiation 방식을 통한 full
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10
    장바구니 다운로드
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab04(결과) / 2021년도(대면) / A+
    형 : 1비트의 wire- 논리 게이트나 모듈 등의 하드웨어 요소들 사이의 물리적 연결을 나타냄- 연속 할당문(continuous assignment), 게이트 프리미티브 등과 같 ... 값- 회로의 비트 크기 또는 지연값을 지정하기 위해 사용- defparam문 또는 모듈 인스턴스 문의 parameter overriding에 의해 값을 변경시킬 수 있음- 자료 ... . Materials and Methods가. 실험 장비HBE Combo-II SE3. Result of this lab(1) [실습 1] one-bit 반가산기를 if 문을 사용
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16
    장바구니 다운로드
  • 자료 표지
    서울시립대 전전설2 Lab-03 결과리포트 (2020 최신)
    기에 전세계적인 설계정보 교환도 가능하다.Verilog 모듈의 형식은 아래와 같다.module은 module로 시작해서 endmodule 명령어로 끝난다. 명령어 및 선언은 항상 ... 세미콜론을 붙이지만 endmodule에는 세미콜론을 붙이지 않는다. port_list 부분에는 입출력 port를 나열해주면 되고 선언부에는 모듈에서 사용할 변수들을 선언하면 된다 ... . 하위 모듈을 호출할 때는 always, initial 등 다양한 문법을 사용한다.베릴로그에도 자료형이 존재한다. 먼저 wire 자료형이 있는데 이는 하드웨어 요소 사이 물리
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,500원 | 등록일 2021.09.10
    장바구니 다운로드
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab04(예비) / 2021년도(대면) / A+
    형 : 1비트의 wire- 논리 게이트나 모듈 등의 하드웨어 요소들 사이의 물리적 연결을 나타냄- 연속 할당문(continuous assignment), 게이트 프리미티브 등과 같 ... - 회로의 비트 크기 또는 지연값을 지정하기 위해 사용- defparam문 또는 모듈 인스턴스 문의 parameter overriding에 의해 값을 변경시킬 수 있음- 자료형과 범위 ... 장비 및 재료가. 실험 장비HBE Combo-II SE3. Prelab(1) always 구문과 initial 구문의 차이점에 대하여 조사하시오.a. always 구문
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
    장바구니 다운로드
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+
    모델링 예 (Behavioral modeling 사용)- Variable 모델링 예시2. 실험 장비 및 재료가. 실험 장비HBE Combo-II SE3. Prelab(1 ... 하시오.a. wire형- net 자료형으로, 논리 게이트나 모듈 등의 하드웨어 요소들 사이의 물리적 연결을 나타내기 위해 사용한다.- 연속 할당문(continuous ... ;(semicolon) 기호를 사용하여 문장을 종결해줘야 한다.- Line 4: and g1(A, B, D)에서 A는 output을 의미하는데, module Exmpl_3에서 A
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
    장바구니 다운로드
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+
    가산기 모델링 예 (Behavioral modeling 사용)- Variable 모델링 예시2. 실험 장비 및 재료가. 실험 장비HBE Combo-II SE3. Result(1 ... adder 모듈 u0, u1를 사용하였다. 또한 testbench에서는 a, b, cin의 경우에는 initial 블록에서 값을 받으므로 reg로 선언해주었다. 시뮬레이션을 위한
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16
    장바구니 다운로드
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab06(결과) / 2021년도(대면) / A+
    from more than one always block.2. Materials and Methods가. 실험 장비HBE Combo-II SE3. Result of this lab(1 ... (module-16 방식으로 동작)- 비동기 active-low reset 기능- enable 신호(Bus SW7) : en=1이면 계수기 동작, en=0이면 멈춤- mode 신호(Bus
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 2,000원 | 등록일 2022.07.16
    장바구니 다운로드
  • 자료 표지
    시립대 전전설2 Velilog 결과리포트 3주차
    ) 장비노트북Xilinx ISE 프로그램HBE-Combo Ⅱ-DLD4. 예상결과- Schematic을 이용하여 게이트를 직접 그려서 논리 회로를 설계하고 시뮬레이션 및 프로그래밍 ... 와 연결하여 실험하였다. 비트연산자 모델링이란 모듈의 input과 output을 설정해준 후 연산자, 즉 게이트 설계를 비트연산자를 사용하여 설계하는 것이다. 할당문(assign
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11
    장바구니 다운로드
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab05(결과) / 2021년도(대면) / A+
    시켜줌.- 출력할 port 단자는 selector(S)에 의해 제어됨.2. Materials and Methods가. 실험 장비HBE Combo-II SE3. Result of ... HDL 언어를 여러 가지 방법론을 통해 Combinational Logic을 설계할 수 있다. Behavioral level 모델링, Module instantiation을 이용
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16
    장바구니 다운로드
  • 자료 표지
    서울시립대 전전설2 Lab-02 결과리포트 (2020 최신)
    에 X서 조사하시오. 또한, 출력 장치로 LED1을 사용할 때에는 몇 번 pin인가?본 실험에서 사용하는 것은 Spartan 3 이므로 오른쪽 열을 참고하면 된다.Combo-2 SE ... 한다.그 후 half_adder 모듈을 더블클릭하고 create schematic symbol을 run하여 symbol로 등록한다. 등록이 되면 아래 사진과 같이 symbol이 생
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10
    장바구니 다운로드
  • 판매자 표지 자료 표지
    컴퓨터활용능력 1급 정리본
    ), 번호)-사용자정의함수는 alt+f11 - 삽입 탭 - 모듈-프로시저 작성 = Visual Basic-Visual Basic 사용시 연산자 주변은 띄어쓰기-Visual Basic ... 탭 - 모듈-프로시저 작성 = Visual Basic-Visual Basic 사용시 연산자 주변은 띄어쓰기-Visual Basic 사용시 날짜 주변엔 # 을 붙임-누적개수를 구할 ... 부분에 @ 입력-부분합 작업시 처음부터 끝까지 블록설정 잘하기-참조행 = Combo이름.Listindex + 5(시작셀위치)-참조행에 대한 열은 0 부터 시작-Text부서
    시험자료 | 9페이지 | 2,000원 | 등록일 2023.06.24
    장바구니 다운로드
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2026년 04월 17일 금요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
3:55 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기