"BCD 가산기 설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

BCD 가산기 bcd가산기 4비트 가감산기 디코더와 인코더 디지털시스템실험 가산기와 감산기 verilog

판매자 표지는 다운로드시 포함되지 않습니다.

"BCD 가산기 설계" 검색결과 1-20 / 139건

BCD 가산기 설계 결과보고서

디지털시스템 설계 실습 7주차 결과보고서학과전자공학과학년3학번성명※BCD 가산기 설계1. 그림[3-46]의 블록도와 같이 두 BCD의 입력을 받아 7-세그먼트 FND에 BCD ... 를 출력하는 BCD가산기를 설계하라. 설계는 두 입력을 4비트 가산기로 더한 후, 결과를 다시 BCD로 변환하는 과정을 구성한다.2. 설계된 BCD 가산기를 컴파일, 시물레이션하라 ... “1101”“0010”0B2. n비트 가산기/감산기의 예에서 입출력 비트 수가 많아질수록 Schematic으로 설계 할 때와 Verilog 또는 VHDL로 설계할 때의 장단점을 설명

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2021.04.16 | 수정일 2024.01.29

다운로드 장바구니
설계과제1 BCD 가산기

논리회로설계 실험 설계과제 보고서 #1BCD 가산기1. 실험 목표7 segment 표시장치의 작동원리에 대하여 이해하고 7 segment 장치를 사용한 BCD to 7 s ... 10진수를 출력하는 BCD 가산기를 설계한 후 이를 7 segment 장치에 표시 할 수 있도록 코드를 구성해 본다. 최종적으로 설계한 BCD 가산기와 BCD to 7 s ... ) Waveform4. 고찰(1) 조원1의 고찰설계할 BCD 가산기는 입력 8비트 BCD 이진수를 가산하는 BCD Adder와 가산한 결과값인 12비트 BCD 이진수를 다시 3자리

Non-Ai HUMAN
| 리포트 | 11페이지 | 5,000원 | 등록일 2018.01.10

다운로드 장바구니
전가산기와 BCD가산기 설계

< 목 차 >1. 주 제2. 목 적3. 관련 이론4. 설계 순서5. 소자 선택6. 회로도7. Simulation8. 결과9. Data SheetⅠ. 실험명전가산기와 BCD 가산기 ... 를 설계하라.1. 명제7483과 AND, OR, XOR 게이트를 사용하여 전가산기와 BCD 가산기를 설계한다.2. 목적① 전가산기와 BCD 가산기의 가산원리를 이해하고 논리게이트 ... 는 소자를 사용하여 IC 소자를 사용한 회로를 구성하여 회로를 만들어 시뮬레이션까지 돌려보았다. Quaturs Ⅱ 7. 1 Web Edition를 사용하여 BCD 가산기를 설계 하기전

Non-Ai HUMAN
| 시험자료 | 6페이지 | 2,000원 | 등록일 2012.04.25

다운로드 장바구니
8421(BCD) 가산기 설계 제안서 및 설계 결과 보고서

- 4bit 2진 전가산기 소자인 74LS87을 이용하여 8421(BCD) 가산기를 설계한다. - 74LS87소자는 4bit 2진 전가산기 소자이다. 따라서 74LS87의 구조 ... 를 이해하고 전가산기를 이용한 가산회로의 설계를 할 능력을 배양한다. 이번 설계에서는 앞서 설명한 소자를 이용하여 8421 Code인 Binary-Coded Decimal 가산기 ... 를 설계한다. BCD는 0~9까지의 10진수 1자리를 4비트의 2진수로 표현한 것이며 10진수를 나타낼 경우 8-4-2-1이라는 자리값을 부여한 4bit 2진수로 표현되고, 자리값

Non-Ai HUMAN
| 리포트 | 14페이지 | 2,000원 | 등록일 2012.07.17

다운로드 장바구니
쿼터스를 이용한 전가산기와 8421 가산기(BCD가산기)를 설계 보고서

1. 명 제- Quartus tool을 이용하여 전가산기와 8421 가산기를 설계하라.2. 목 적1) 전가산기의 가산 원리를 이해하고 논리게이트를 써서 설계한다.2) BCD 가산 ... 기 회로를 이용하여 8421 가산기 설계3) BCD 가산기 Simulation 파형 동작확인4) 디버깅4. 동작원리1) 전가산기 전가산기(Full Adder)는 캐리입력까지도 취급 ... 기의 가산 원리를 이해하고 논리게이트를 써서 설계한다.3. 설계 순서1) Quartus tool을 이용하여 전가산기를 설계2) 전가산기 Simulation 파형 동작확인2) 전가산

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2011.06.21 | 수정일 2015.12.26

다운로드 장바구니
전가산기 겸 전감산기, 2의 보수 로직, 16진수-BCD코드 변환, 16진수-ASCII코드, 블록문이 있는 네스티드 if문 설계

통신회로 및 실습과제 [4] 전가산기 겸 전감산기, 2의 보수 로직, 16진수-BCD코드 변환, 16진수-ASCII코드, 블록문이 있는 네스티드 if문 설계정보통신공학과 ... 겸 전감산기, 2의 보수 로직, 16진수-BCD코드 변환, 16진수-ASCII코드, 블록문이 있는 네스티드 if문 설계하기 였다. 전가산기 겸 전감산기는 SEL변수를 추가하여 0일 ... 는 네스티드 if문 설계>1. 소스작성-Verilog Module-Synthesize – XST-Verilog Test Fixture-실행결과*실습결과 및 고찰이번 실습은 전가산기

Non-Ai HUMAN
| 리포트 | 8페이지 | 3,000원 | 등록일 2014.07.11

다운로드 장바구니
논리회로설계실험 BCD가산기 레포트

논리회로설계 실험 설계과제 보고서주제 : #1 BCD 가산기 설계1. 설계 배경 및 목표1) 설계 배경컴퓨터는 2진법을 이용하여 계산을 한다. 그러나 사람이 볼 때에는 2진법 ... 10진법으로 바꾸는 BCD 코드를 이용한 가산기를 만든다.2) 설계 목표입력 받은 2개의 2자리 10진수를 BCD 가산기로 받아서 계산하고, 계산 결과를 3자리 10진수의 형태로 7 ... segment를 통해서 출력하는 BCD 가산기를 설계한다.2. 관련 기술 및 이론1) BCD (binary-coded decimal)BCD는 십진수를 이진코드로 표기한 것이

Non-Ai HUMAN
| 리포트 | 14페이지 | 7,000원 | 등록일 2021.10.09

다운로드 장바구니
BCD가산기 verilog 설계

제목BCD 가산기 설계실습 목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하 ... 한다.실습 내용실습결과Verilog설계- BCD 가산기의 Verilog 코드 기술BCD_ADDERtb_BCD_ADDERmodule BCD_ADDER(A,B,C,RESULT ... 므로, 디지털 연산에 의한 결과는 10진수로 변환되어야 한다. 이 실습에서는 BCD로 입력되는 두 수를 더한 2진 결과를 다시 BCD로 출력하기 위해 BCD로 변환하는 과정을 실습

Non-Ai HUMAN
| 리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
논리회로실험 첫번째 프로젝트 BCD to 7segment 가산기 결과

논리회로설계실험 프로젝트 #1BCD to 7 segment 가산기1. 설계 목표BCD, BCD 덧셈, 7 segment에 대해 조사해보고, BCD to 7segment adder ... ) 소스코드BCD adder1bit adder- 구조적 모델링을 사용하여 bcd 가산기를 설계하였다. 먼저 한자리 수 가산기를 작성하였는데, 그에 해당되는 bcd는 4bit 2진수이 ... 으로 변환하는 것 이었다. BCD 가산기를 구조적 모델링방법을 사용하여 한자리수를 덧셈하는 가산기를 만들어 그것을 두개 사용하여 두 자리의 수를 더하는 BCD가산기를 설계하였다. 이번

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
판매자 표지

기초전자회로및실험2 -ALUs(Arithmetic logic units)를 이용한 n-bit 계산기 설계

시켜 2 진수 표현 입력 스위치에는 풀업 저항을 사용PSPICE 결과 3 PSPICE Simulation( 입력 )설계 이론 2 2. 감가산기 - 계산기의 집적도를 고려 가산기와 감산기 ... 를 동시에 설계 -AND, OR, XOR 와 같은 기본 소자들로 FULL ADDER 를 구현하고 , 이를 합쳐서 가산기를 구현했다 . - 감산기의 뺄셈 연산은 빼는 값의 보수 형태 ... 기의 회로를 만들고 구현한다 . 1. 입력 : DIP 스위치를 이용해 10 진수 입력 구현 2. 감가산기 : 감산기와 가산기의 차이와 유사성을 확인하고 두 개의 회로를 합쳐서 구현

리포트 | 15페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
논리회로설계 실험 디코더 인코더

논리회로설계 실험 예비보고서 #4실험 4. 디코더 & 인코더1. 실험 목표반가산기와 전가산기에 대해 알아보고 반가산기의 진리표와 논리식을 작성하고 그에 따른 논리회로를 그리고 ... 의 반가산기를 전가산기와 조합시켜, 동시에 4개 비트 또는 그 이상의 덧셈을 할 수 있다.(4) BCD(binary-coded decimal)이진화 십진법(Binary-coded ... BCD로 덧셈과 뺄셈 등의 간단한 연산을 할 수 있는 명령을 갖추고 있다.(5) BCD to 7 segment Decoder컴퓨터3. 실험 내용- 실험 1. 반가산기를 동작적 모델링

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
업다운 카운터 verilog 설계

알아본다.실습 내용실습결과Verilog설계-BCD 동기식 카운터의 상태도- BCD 가산기의 Verilog 코드 기술counter.vtb_counter.vmodule counter(clk ... 제목동기식 BCD 카운터 설계실습 목적동기식 카운터는 순차논리회로에서 예제로 가장 많이 사용된다. 일상샐활에서는 10진수를 주로 사용하므로, 이 실습에서는 10진수를 2진수 ... 로 표현하는 BCD 카운터를 설계한다. BCD 카운터는 0에서 9까지 카운트하므로 앞에서 설계한 Up_down 카운터와 마찬가지로 10개의 상태를 정의하고, 클럭의 상승 에지에서 1

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
논리회로실험 프로젝트 2, stop watch 설계

논리회로설계실험 프로젝트 #2Stop watch 설계1. 설계 목표BCD, 7 segment, 카운터, Debouncing 등에 대해 조사해보고, 지금까지 학습해왔던 논리회로 ... 아를 받아들여 60Hz가 지나갈 때, 1씩 증가해야 한다. 따라서 60/(1*2)-1로 분주해준 값인 29로 할당해주었다.BCD 가산- 전체적인 작동은 저번 프로젝트에서 사용 ... 를 이용하여 리셋과 일시정지가 가능한 디지털 스톱워치를 설계하는 것 이었다. 먼저, BCD코드를 0~9까지 segment와 점을 포함한 dot_segment로 변환 될 수 있

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
[방송통신대학교] 디지털논리회로 출석수업대체과제물

를 만들기 위한 단계이다.두 번째로 논리 설계(logic design) 단계는 논리소자들을 연결시키는 단계로 가산기, 카운터, 레지스터와 같은 조합논리회로나 순서논리회로를 만들기 위한 ... 용지 사용※ 교제 1장(주관식문제 4번)1. 디지털 시스템의 설계단계는 어떻게 구분되며, 각 단계에서 수행하는 일은 무엇인지 설명하시오.디지털 시스템의 설계단계는 1. 회로 설계 ... (circuit design) 2. 논리 설계(logic design) 3. 시스템 설계(system design) 4. 실제적 설계(physical design) 로 구분할 수 있

Non-Ai HUMAN
| 방송통신대 | 9페이지 | 6,000원 | 등록일 2022.03.01

다운로드 장바구니
디시털시스템실험 - BCD 컨버터, 7seg 회로, 7seg 순차 컨트롤러 결과보고서

egment실험목표1. 라인 디코더를 이용한, 4비트 2진값의 8비트 BCD로 변환하는 컨버터 설계2. BCD 입력을 7-segment로 출력하는 디지털 회로 설계3. Clock ... 을 이용하여 7-Segment를 순차적으로 표현하는 Controller 구현4. 구현된 결과물을 HBE-COMBO II-DLD 보드에 업로드하여 검증5. (선택사항) 가산기와 연결 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목7-s

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2020.11.14

다운로드 장바구니
판매자 표지

성결대 논리회로실습 기말고사

게이트를 이용한 간단한 회로 설계.부울 대수 및 간소화카르노 맵(K-map)을 이용한 논리식 간소화와 그 구현.조합 논리 회로 설계반가산기, 전가산기, 디코더, 멀티플렉서, 디 ... 관찰.3. FPGA 활용 실습목적: 조합 논리 회로를 Verilog로 설계하고 FPGA 보드에서 구현.과정:반가산기를 Verilog로 설계.FPGA 보드에 설계를 다운로드하여 동작 ... .FPGA 활용 능력1.74163계수기 이용해 12진 계수기 설계하려고 한다.1-1 회로도 빈칸 채우기(74163은 16진 계수기이며 동기식CLEAR동작을 수행)(그림입니다.원본 그림

시험자료 | 4페이지 | 45,000원 | 등록일 2024.12.06

다운로드 장바구니
전기및디지털회로실험 실험 7. 디코더와 인코더 예비보고서

/entry.naver?docId=1149956&cid=40942&categoryId=32372 -BCD 코드 조합논리회로의 설계절차를 다시 요약하면 다음과 같다. 다. 가능한 코드 ... 할 점은 이 코드는 숫자라는 기호를 대신하는 코드일 뿐이며 수치가 아니다. BCD 코드에 의한 산술 연산이 가능하며, 가산법에서는 두 가지 조건이 적용된다. 첫째, BCD 수 ... 더 2. 실험 개요 1. 코드의 개념을 이해하고 이진코드와 BCD 코드가 무엇인지 숙지한다. 2. 디코더의 원리와 구성방법을 이해한다. 3. 인코더의 원리와 구성방법을 이해

리포트 | 11페이지 | 1,000원 | 등록일 2023.06.30 | 수정일 2025.02.19

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - 74LS192를 이용한 Up-Down Counter 실험 1

디지털회로실험및설계 예비 보고서 #6( 74LS192를 이용한 Up/Down Counter 실험 )과 목담당교수제 출 일학 번이 름1. 실험목표① 7-segment의 구조 ... 와 1개의 점으로 이루어진 표시장치이다. 마디와 점은 모두 LED이며, 7개의 마디를 선택적으로 온/오프하여 숫자나 영문자를 표시하고, 점으로는 소수점을 표시한다.? BCD 코드 ... 하면, ‘b'와 ’c‘의 마디가 on 되어 10진수 ’1‘이 표시된다.? 7447 디코더- 7447 디코더는 BCD 코드를 10진수로 바꾸어 7-segment에 표시해 준다. 아래

리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

다운로드 장바구니
디지털 시스템 설계 및 실습 전감산기 설계

전감산기 설계1. 실습목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리에서 발생하는 빌림수를 고려해야한다. 그리고 감산한 결과 ... 와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합 논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통해서는 if ... ~else(Verilog) 또는 if~then~elsif~end if(VHDL) 형식을 배울 수 있다.2. 전감산기의 진리표xyzDB0

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
판매자 표지

텀프로젝트 디지털논리실험및설계 [ 주차장 카운트 ] A+자료

-> 4bit 이진 가산기- 7432 x4 ┛- 7447 x3 -> decoder- 555Timer x1 -> 구형파 Clock- 스위치 x4- 저항 (100[Ω]x4, 5k[Ω]x2) ... 다운 카운트업 카운트4bit 이진 가산기MuxNE555 TIMER구형파 0.96Hz남은 주차자리수- NE555 TIMER 구형파 출력은 각각 업/다운 카운트를 할 때 스위치를 동작 ... 시켜 동작시킨다. 그렇게 카운트 된 값은 4bit 이진 가산기를 통해 남은 주차 자리수에 표시되며 다운 카운트가 0이 되는 순간 로드를 하여 74157에서 데이터 값을 다운 카운트

시험자료 | 19페이지 | 6,500원 | 등록일 2023.12.15

다운로드 장바구니

이전10개12 3 4 5 6 7 다음10개

파워링크

신청하기