• AI글쓰기 2.1 업데이트
  • 통합검색(171)
  • 리포트(167)
  • 시험자료(4)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

vhdl stopwatch 강상혁 8bit counter segment fpga 계산기 4 bit up down counter DAC
판매자 표지는 다운로드시 포함되지 않습니다.

"2bit binary counter" 검색결과 1-20 / 171건

  • 자료 표지
    2bit binary counter & Mealy Machine
    VHDL실습 6주차 레포트2bit binary counter& Mealy Machine담당교수 : 성광수 교수님담당조교 : 이무진 조교님전자공학과20721767 최아랑▷State ... binary counter2비트 2진 카운터란 2진법에 의하여 수를 헤아리는 계수기이다. 다음에 주어지는 상태를 가지는 2비트2진 카운터를 설계하여 보도록 한다.?State Diagram ... ?State table?이 2진 카운터를 D-FlipFlip을 이용하여 구현해 보도록 하자.Down=0이면 up counter로 00, 01, 10, 11 의 순서로 카운터
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2010.12.27
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab08(결과) / 2021년도(대면) / A+
    odeTestbenchPIN testbench 시뮬레이션 결과 설계한 Logic의 동작을 확인하는 모습(5) [실습 5] 8-bit 2’s complement signed binary 입력을 받 ... 로직으로, 8-bit 2’s complement signed binary 입력을 받아 이를 decimal로 변환하여 FND array에 -128~127로 표현하는 모듈을 디자인 ... 하는 8-bit 신호 (‘점’을 포함) out을 출력하는 모듈, FND array를 제어, 8-bit 2’s complement signed binary 입력을 받아서 이
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 7주차 - Counter와 State Machine 설계
    적으로, 차례대로 출력하는 순차 논리회로로서, 보통 n개의 flip-flop을 연결하여 구성된다. 이 경우 n-bit binary counter라고도 한다.Counter는 크게 비동기 ... 와 동기 counter로 나눌 수 있다. 우선 비동기 counter는 counter를 구성하는 FF들이 Clock 입력을 공유하지 않고, 첫 FF를 제외한 모든 FF가 이전 FF의 출력 ... 을 Clock 신호로 받게 된다. T FF, 혹은 D FF나 JK FF를 이용해 1의 입력이 들어올 때마다 FF의 출력이 바뀌도록 하고 비동기 counter를 설계한다면 FF
    리포트 | 32페이지 | 1,500원 | 등록일 2024.08.17
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+
    .Source codeTestbenchPIN testbench 시뮬레이션 결과e. [실습 5] 8-bit 2’s complement signed binary 입력을 받아서 이 ... 시뮬레이션을 수행하시오.a. [실습 1] 4-bit up counter의 출력 값을 single FND에 표시하시오.Source codeTestbenchPIN testbench ... 시뮬레이션 결과b. [실습 2] Design counter with PiezoSource codeTestbenchPIN testbench 시뮬레이션 결과c. [실습 3] 0000
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    논리회로 (정연모) 기말 전체 족보 정리
    ) PLA 설명6)hold time7)binary counter와 BCD counter 차이점2.binary adder 와 serial adder의 장단점 2가지 이상씩 쓰기.3 ... . ring counter5. dynamic RAM6. CPLD7.concatenation8.RTL2.1)두개의 ‘0’이 이어서 입력이 되면 ‘1’을 출력하는 moore type ... Verilog HDL로 코딩하시오.(단, 입력x, clock, reset, 출력 z)3.1) 4 비트의 asynchronous ripple counter를 T f/f 와 D f/f 각각
    Non-Ai HUMAN
    | 시험자료 | 2페이지 | 1,500원 | 등록일 2022.04.07
    다운로드 장바구니
  • 자료 표지
    서울시립대 전전설2 Lab-08 예비리포트 (2020 최신)
    -bit up counter의 출력 값을 single FND에 표시하시오.- 입력: 1Hz clock, resetn- 출력: 16진수로 표시[실습 2] Design counter ... 을 module instantiation으로 이용[실습 5] 8-bit 2’s complement signed binary 입력을 받아 decimal로 변환해 FND array에 ... 고 8-bit (unsigned) binary number가 주어진다고 하면 왼쪽으로 한 비트씩 옮기다가 100’s, 10’s, 1’s 각 칸에 5이상의 값이 채워지는 경우 3을 더한
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 1,500원 | 등록일 2021.09.10
    다운로드 장바구니
  • 자료 표지
    DES 암호화 프로그램(파이썬)
    )for character in text:ascii_values.append(ord(character))binary_values.append(dec2bin(ord(character ... )))print("아스키코드 : ", ascii_values)print("이진수표기 : ", binary_values)2. 8자리 아스키코드로 구성된 문자열(평문)을 비트열로 출력하기, t) ... 화는 하나의 블록인 64비트를 L1(32비트)과 R1(32비트)으로 나눈 뒤, R1을 암호화키로 생성한 S-Box를 통해 f 함수를 만들어 치환한 후 이 값을 L1과 논리합하고, L2
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 1,000원 | 등록일 2022.04.29 | 수정일 2022.05.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    연세대학교 기초디지털실험 4주차 결과레포트 (sequential logic)
    them. First implement shift register, binary counter, BCD counter with verilog code and confirm the ... hift register was created with 10 D-FF. In pic 2 shift_register module by linking the results of ... result with waveform simulation. And then, after implementing additional codes for board simulation
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 5,000원 | 등록일 2021.08.31 | 수정일 2022.12.15
    다운로드 장바구니
  • 자료 표지
    디지털공학과제 - FSM STATE ENCODING
    a counter using binary and one-hot state encodings.그림 3.28Sol) divide-by-3 counter state transition ... table은current statenext stateS0S1S1S2S2S0(표1) 가 되고divide-by-3 counter output table은current stateout ... divide-by-N counter has one output and no inputs. The output Y is HIGH for one clock cycle out of
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2021.02.27
    다운로드 장바구니
  • 자료 표지
    디시설, 디지털시스템설계 실습과제 8주차 인하대
    N bit binary up/down counter그림 SEQ 그림 \* ARABIC 1 : 모듈구현 결과그림2 : waveform (eup = 1)그림3 : waveform ... 해서 N bit binary up down counter를 cascadable하게 구현했다. 우선 구현부를 살펴보면, 파라미터 N을 설정하여 원하는 크기의 카운터를 설정할 수 있 ... 도록 구현했다.test bench에서 위에서 구현한 모듈을 4비트로 설정해서 3개를 cascasde하여 구현했다. 10ns 마다 0, 1을 반복하는 clk신호를 생성해 주었고, eup
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    논리회로실험 프로젝트 2, stop watch 설계
    는 결과와 각 스위치가 제대로 작동하는지 확인해본다.2. 이론적 배경1)BCD- BCD(binary coded decimal) 란 십진수로 된 숫자를 표현할 때 한 자리의 숫자를 2진수 ... 로 표현하는 방법이다. 2진수는 주로 4비트가 활용된다. 각 비트마다 8,4,2,1의 숫자가 대응 되서 한자리 수를 표현한다. 예를 들면 6을 표현할 때의 경우 ‘0110’이 된다 ... 에 출력 값은 2진수나 BCD 숫자가 나온다. Counter는 비트 수에 따라서 최대 카운트가 결정된다. 다시 말해 n비트 Counter는2 ^{n}-1까지 셀 수 있다.
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 1,500원 | 등록일 2021.10.01
    다운로드 장바구니
  • 자료 표지
    컴퓨터구조 ) 플립플롭회로는 S-R플립플롭, JK플립플롭, T플립플롭, D플립플롭들이 있으며, S-R플립플롭부터 변형 및 개선된 회로 입니다. 순서논리회로의 플립플롭회로의 종류와 각 회로의 진리표를 작성해봅니
    (divider) 및 복잡한 순차 논리 회로에서 활용된다. ? T 플립플롭: 주로 이진 카운터(Binary Counter) 회로에서 활용되며, 계수기(counter)와 상태 변경 장치로 사용 ... 회로의 플립플롭회로의 종류와 각 회로의 진리표를 작성해봅니다. #목차 1. 플립플롭(Flip-Flop) 회로 개요 2. 플립플롭 회로의 종류 및 진리표 2.1 S-R 플립플롭 ... (Set-Reset Flip-Flop) 2.2 JK 플립플롭 2.3 T 플립플롭(Toggle Flip-Flop) 2.4 D 플립플롭(Data Flip-Flop) 3. 플립플롭의 활용 4
    리포트 | 5페이지 | 3,000원 | 등록일 2025.06.24
    다운로드 장바구니
  • 자료 표지
    논리회로실험_신호등(사거리) 레포트
    를 각각 만들어서 T7, T4, T2을 추출해내었고, V값은 binary switch를 이용해 임의로 값을 주었다. 동기식 회로를 구성하기 위해 모든 플리플롭에 동일한 clock 값 ... _G, NS_Y, EW_Y값을 각각 4sec counter, 2sec counter의 리셋값으로 연결시켜 각각의 counter를 작동하게 만들어서 T7,T4,T2가 Traffic ... Transition Diagram그림 1 교통신호제어기 상태천이도본 실험을 Moore Machine 으로 설계하였다. 각각의 상태를 2bit로 표현하였으며 현재 상태에서 다음 상태로 넘어가기 위해
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 3,000원 | 등록일 2022.05.31
    다운로드 장바구니
  • 자료 표지
    디지털 논리회로 실험 6주차 ALU 예비보고서
    문헌1. 실험 목적4-bit 논리연산장치 (ALU: Arithmetic Logic Unit)에 대해 이해한다.2. 실험 이론(1) 연산연산이란 컴퓨터의 외부로부터 입력되는 자료 ... 진(binary) 연산으로 나눈다.단항 연산은 시프트, 로테이트, MOVE 및 컴플리먼트 연산과 같이 자료의 수가 한 개뿐이며, 2진 연산은 AND, OR과 사칙연산이 있는데 이 ... 카운터 (program counter)가 있으며 이들은 프로그램 수행의 제어를 위하여 사용된다. 또 프로그래머가 프로그램을 통해서 직접적으로 기억된 내용을 변경시킬 수 있는 연산
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,500원 | 등록일 2021.04.22
    다운로드 장바구니
  • 자료 표지
    정보처리기사요약(2.전자계산기구조)
    분류㉠ 단항(unary) : shift, rotate, complement 등㉡ 이항(binary) : AND, OR, 사칙연산 등2) 비수치적 연산Shift : 모든 비트 ... 플립플롭의 J와 K를 연결한 것으로 주로 counter 회로에 많이 사용한다.4) D 플립플롭― 1 비트 지연시키는 기능을 가지며, R과 S 또는 J와 K 사이에 not 게이트 ... 발생시 검출 못함.⑥ 해밍 코드(Hamming Code) : 해밍코드는 착오를 찾아 교정할 수 있다.㉠ 패리티 비트의 위치 : 1, 2, 4, 8, 16, 32…㉡ 기본 해밍 코드
    Non-Ai HUMAN
    | 시험자료 | 16페이지 | 3,500원 | 등록일 2021.05.24
    다운로드 장바구니
  • 자료 표지
    (완전 세세한 정리, 끝판왕) 시립대 전전설2 8주차 Lab08 결과 레포트 7-segment and Piezo Control, 전자전기컴퓨터설계실험2,
    ··········································241. 실험 결과(1) 실습1설계 조건4-bit up counter의 출력 값을 single FND에 표시1. up counter 설계2. static 7 s ... modeCombo box 실험결과2. 토의실험(1) 4-bit up counter의 출력 값을 single FND에 표시1) upcounter 설계 2) static 7 segment ... ) Design counter with Piezo실험2에서의 코드해석은 실험결과 주석 부분을 참고한다.실험3) 8-bit 신호 (‘점‘을 포함) out 을 출력하는 모듈1번
    Non-Ai HUMAN
    | 리포트 | 24페이지 | 2,000원 | 등록일 2020.07.28 | 수정일 2020.09.24
    다운로드 장바구니
  • 판매자 표지 자료 표지
    VHDL을 통해 구현한 Counter
    와 타이밍도를 나타낸 것이다.그림5. 4bit counter diagram5)Gray code2진수를 나타내는 방법중 하나로, 수의 크기가 변할 때, 인접한 수 사이에 한 자리만 ... : rst_n=0으로, cnt=000(LOW) ,30ns동안2. 30ns~130ns : rst_n=1, mode= 1이므로, rising edge마다 binary counter 실행(10 ... 1.목적(Purpose)이번실습은 지난번 실습에서 배운 FlipFlop을 이용하여 3bit의 counter를 설계하는 실습이다. 유한상태기계(FSM)에 대한 개념을 알
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 2,000원 | 등록일 2020.12.27
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전전설2 8주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)
    결과)(1) Results of Lab 04-bit up counter의 출력 값을 single FND 에 표시하시오.- 입력:Clock 1HzReset 버튼 0으로 초기화 ... of Lab 64-bit up-down counter의 출력 값을 FND Array에 표시하시오. 동작 검사- InputCLK(from board) 1Hzreset : 0 ... 수행(binary = 8’b00001100)Up countUp countDown countDown count2. Discussion (토론)가. Data analysis (c
    Non-Ai HUMAN
    | 리포트 | 30페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.25
    다운로드 장바구니
  • 자료 표지
    (완전 세세한 정리, 끝판왕) 시립대 전전설2 8주차 Lab08 예비 레포트 7-segment and Piezo Control, 전자전기컴퓨터설계실험2,
    bit씩 shift 시킨다.2. 왼쪽으로 shift 되었을 때 값이 5 이상일 면 add3를 해준다.3. 1번을 반복한다.4. binary 가 8 bit 로 이루어져 있다면 8번 ... shift 해야 한다.3. 실험 장치Combo box, Xilinx program, laptop4. 실험 방법(1) 실습1설계 조건4-bit up counter의 출력 값을 s ... ingle FND에 표시1. upcounter 설계2. static 7 segment를 모듈화해서 사용codesimulation(2) 실습2설계 조건Design counter
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 2,000원 | 등록일 2020.07.28 | 수정일 2020.09.24
    다운로드 장바구니
  • 자료 표지
    홍익대학교 전전 실험1 레지스터 예비보고서
    목 적순서논리회로의 기본적인 응용회로가 되는 시프트 레지스터 (shift register), 링 카운터(ring counter), 존슨 카운터 (Johnson couter ... 이 되므로 링 카운터는 결국 4까지 셀 수 있는 카운터인 셈이다. 일반적으로 N개의 플립플롭으로 구성된 링 카운터는 N가지 출력상태를 내며, 이것은 이진 카운터 (binary c ... ounter)가2 ^{N}가지 출력을 내는 것에 비할 때에 극히 비효율적인 카운터인 셈이다. 그러나 링카운터는 따로 복호기가 필요 없다.회 로CLKQ _{3}Q _{2}Q _{1}Q
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 2,000원 | 등록일 2020.12.25
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2026년 02월 01일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
1:23 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기