서울시립대 전자전기설계2(전전설2) 8주차 사전보고서
- 최초 등록일
- 2019.11.05
- 최종 저작일
- 2019.09
- 13페이지/
한컴오피스
- 가격 1,500원
* 본 문서(hwp)가 작성된 한글 프로그램 버전보다 낮은 한글 프로그램에서 열람할 경우 문서가 올바르게 표시되지 않을 수 있습니다.
이 경우에는 최신패치가 되어 있는 2010 이상 버전이나 한글뷰어에서 확인해 주시기 바랍니다.
소개글
"서울시립대 전자전기설계2(전전설2) 8주차 사전보고서"에 대한 내용입니다.
목차
0. 기본 숙지 사항
1. 7-segment decoder 설계
2. Dynamic 7-segment 컨트롤러 설계
3. Piezo 컨트롤러 로직 설계
4. 실습 1 4-bit up counter의 출력 값 single FND 표시
5. 실습 2 Piezo, 7-segment 설계
6. 실습 3 점을 포함한 8비트 신호의 7-segment 설계
7. 실습 4
8. 실습 5(binary to bcd conversion algorithm 조사)
9. 실습 6
본문내용
실습 5는 들어온 8비트 입력의 값을 음수를 포함하는 10진법 입력의 값으로 변환하여 출력하는 모듈이다.
binary to bcd 알고리즘은 2진법 입력들을 2진화 된 10진법 표기로 나타내는 알고리즘이다. 0~9까지의 수를 2진법으로 표현할 수 있는 4비트 변수를 표현할 10진법 수의 자릿수의 개수만큼 선언하고 이 변수에 2진법에서 이진화 10진법으로 변환하여 채워 넣는 알고리즘인데, 자세한 작동원리는 다음과 같다.
위 실습에서는 기존 2진법 입력이 보수 형태로 나타내어 음수까지 표현하기에 일반적인 작동원리와는 조금 다르다.
먼저 음수인지 양수인지를 나타내는 8비트 2진법의 가장 최상위 비트의 숫자를 제외하고 실제 수를 나타내는 binary{6:0}에 해당하는 수를 10진법으로 변환하여야 한다.
물론 여기에서는 각 이진화 십진수의 각 자리의 수가 기존 십진법처럼 9를 넘어가지 않아야 한다. 즉 1001을 넘지 말아야 한다는 것이다.
이러한 조건을 지켜가면서 2진법의 입력을 받아 이진화 십진법을 만들기 위해서는 다음의 기본적인 과정을 거쳐야 한다.
1. 이진화 십진법의 각 자리의 수를 왼쪽으로 1bit씩 shift 시킨다.
참고 자료
없음
