"논리회로 vhdl"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl 8bit alu fpga 프로젝트 fsm 보고서 4bitfulladder 신호등 회로

EasyAI “논리회로 vhdl” 관련 자료

+[논리회로설계실험]VHDL을 통해 구..등록일 2021.06.26 | 총 6,489자 | 15페이지 | 2,000원
+[논리회로설계실험]VHDL을 활용한 ..등록일 2021.06.26 | 총 5,970자 | 12페이지 | 2,000원

외 210건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로 vhdl" 검색결과 1-20 / 484건

[논리회로설계실험]VHDL을 활용한 CLOCK설계

있다. 스탑워치, 카운터, 날짜표시등 우리의 일상에서 흔히 볼 수 있는 것들이 어떻게 논리회로적으로 코딩되고, 알고리즘화 되는지 알 수 있었다. 실습에서 이용한 Rov-Lab ... egment를 이용하여 숫자를 나타내게 된다. VHDL에서 코딩과정은 시간의 각 자리숫자를 하나씩 연산하여 나타내게 되는데, 각 자리 숫자가 나타나는 시간 간격이 매우 짧아(50 ... . Source & Results1)VHDL Source2)Testbench Source3)Result wave이번 실습에서는 클럭수가 많기 때문에, 값이 바뀌는 부분들을 확대하여 기록

리포트 | 12페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
[논리회로설계실험]VHDL을 통해 구현한 RAM

하는 위치의 데이터값을 출력으로 내보내는 회로이다.그림1. ROM의 모식도와 실제사진2)RAM(Random access memory)전원이 꺼지면, 모든 데이터가 날아가는 방식

리포트 | 15페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
[논리회로설계실험]VHDL을 활용한 LCD설계

-display-interfacing-with-altera-fpga-vhdl/" http://www.digital-circuitry.com/Wordpress/hd44780-lcd ... -display-interfacing-with-altera-fpga-vhdl/ -VHDL로 LCD를 구동하기 Hyperlink "http://linkjapan.co.kr/shop/item ... , Larry L Kinney 7th3. Source & Results1)VHDL Source2)TestBench Source3)Result wave시뮬레이션을 동작시킨후, 콘솔창

리포트 | 7페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
[논리회로설계실험]VHDL을 활용한 Calculator 설계

- LCDfundamentals of logic design, Charles, Larry L Kinney 7th3. Source & Results1)VHDL Source1-1)Lcd

리포트 | 17페이지 | 2,000원 | 등록일 2021.06.26

다운로드 장바구니
논리회로실험(VHDL 및 FPGA실습) 이론 및 실험결과 레포트

[1] Adder & Subtracter 설계학번 / 이름:1. PurposeXilinx프로그램과 VHDL code를 이용해 기초적인 조합논리회로와 4 bit full adder ... & Results① Test 1 - 기초 조합논리회로1) VHDL sourcelibrary IEEE;use IEEE.STD_LOGIC_1164.ALL;entity test1 is ... 은 -부호를 나타낸다.2) Full adder전가산기(Full adder)는 기본적으로 1비트의 2진수 3개를 더하는 논리회로이며 3개의입력과 2개의 출력으로 구성되어 있다. 입력

리포트 | 53페이지 | 8,000원 | 등록일 2022.01.25 | 수정일 2022.02.08

다운로드 장바구니
전자공학과 논리회로 A 설계 프로젝트 보고서 (VHDL코드포함)

각 step에 대한 알고리즘 및 논리 설명 -곱하는 수(multiplier)의 자릿수에서 0이면 과정을 넘어가고 1이면 계산을 진행한다. 이때의 계산은 곱해지는 수 ... tep에 대한 알고리즘 및 논리 설명2’s complement의 4bit x 4bit multiplier에서 예외 되는 부분이 있는데 이는 –8(1000)일 때 이다. -8은 보수

리포트 | 6페이지 | 3,000원 | 등록일 2020.12.10

다운로드 장바구니
전자공학과 논리회로실험 A+ 프로젝트 보고서 (VHDL코드포함)

1. 설계 목표 및 요구사항1) 설계 요구사항. -FPGA Kit에서 7 segment 모듈과 Keypad 모듈을 이용하여 Digital Lock을 설계한다. -Digital Lock은 6자리 비밀번호를 설정하는 기능, 설정된 비밀 번호가 입력되면 잠금 해제되는 기능,..

리포트 | 17페이지 | 3,000원 | 등록일 2020.12.17

다운로드 장바구니
VHDL과 FPGA 실습 키트를 이용한 묵찌빠 게임 [디지털논리회로 실험 Term Project]

1. 서론 2016년 3월 알파고와 이세돌의 바둑 경기가 끝난 후 전 세계적으로 인공지능 붐이 일어나고 있다. 최근에는 4차 산업 혁명에서 핵심인 인공지능을 이용하여 스타크래프트 경기를 준비하고 있다고 들었 다. 세계적인 추세에 힘입어 우리는 묵지빠 게..

리포트 | 28페이지 | 4,000원 | 등록일 2020.04.24 | 수정일 2020.04.27

다운로드 장바구니
[VHDL][논리회로]Nand, Or 게이트

[VHDL][논리회로]Nand, Or 게이트A+받은 설계 입니다

리포트 | 1,000원 | 등록일 2014.11.15

다운로드 장바구니
[VHDL][논리회로] 쉬프트 레지스트

[VHDL][논리회로] 쉬프트 레지스트A+받은 설계 입니다

리포트 | 1,000원 | 등록일 2014.11.15 | 수정일 2021.06.09

다운로드 장바구니
vhdl 기본적인 논리회로 설계

·VHDL 설계 실습 결과보고서VHDL Lab_01일시2013-9-24전공실습시간학번이름제목기본적인 디지털 논리회로의 설계실습 목적디지털 논리회로는 schematic과 같이 ... 그래픽으로 설계하거나 VHDL과 같이 택스트로 프로그래밍하여 설계할 수이 있다. 본 실습에서는 기본 논리 게이트로 구성된 회로를 schematic과 VHDL로 각각 설계하여 시뮬레이션 ... 하고 DigComV32에 다운로드하는 과정을 실습함으로써 논리회로 설계 과정과 설계 방식의 차이점과 장단점을 비교한다.실습 내용실습 결과진리표IN : A, B, C, D OUT

리포트 | 3페이지 | 1,000원 | 등록일 2013.10.30

다운로드 장바구니
응용논리회로 엘레베이터 VHDL 레포트

응용논리회로-Term project--Elevator controller-Block diagramVHDL 코드library IEEE;use IEEE.std_logic_1164

리포트 | 29페이지 | 2,500원 | 등록일 2013.06.15

다운로드 장바구니
[VHDL][논리회로] 시계설계(서브모듈이용)

[VHDL][논리회로] 시계설계(서브모듈이용)A+받은 설계 입니다플래그도 이용

리포트 | 1,000원 | 등록일 2014.11.15 | 수정일 2021.06.09

다운로드 장바구니
디지털 논리회로(디논), ModelSim을 이용한 VHDL설계 (4bit full adder, 4비트 전가산기)

디지털 논리회로 [ModelSim을 이용한 VHDL 실습 과제]실습 내용: ModelSim을 이용해 4bit full adder를 설계하고 테스트벤치를 이용해 시뮬레이션 파형 ... 을 회로로 그리면 는 4단계 AND-OR-AND-OR 게이트 회로로 나타내어진다. 이는 단순히 2단 AND-OR게이트 회로로 나타낸 형태인 보다 2단계가 높아졌음을 알 수 있다.4 ... 의 변수만이 변할 때만 유효하다. 두개 이상의 변수가 한번에 변할 경우, 입력변수가 어떤 회로나 게이트를 거쳐 입력에 도달한다면 게이트 지연에 의해 각 입력변수들의 값이 변화하는 시각

리포트 | 7페이지 | 3,000원 | 등록일 2020.07.09 | 수정일 2021.10.21

다운로드 장바구니
성균관대 논리회로 설계실험 VHDL을 이용한 8bit decimal Counter

성균관대 논리회로 설계실험 VHDL을 이용한 8bit decimal Counter입니다.당시 한태희 교수님이셨고, 두번째 과제였습니다.8bit decimal Counter schematic 및 소스코드 첨부합니다.modelsim 상에서 VHDL파일로 실행가능합니다.

리포트 | 1,000원 | 등록일 2017.05.23

다운로드 장바구니
아주대학교 논리회로 / VHDL 설계 과제 보고서 (4 bits Gray to Binary code conversion)

1. 논리회로 설계 내용 및 동작 원리 설명A) 알고리즘4비트 그레이 코드를 4비트 2진 코드로 변환 하 는 일반적인 알고리즘은 다음과 같다 .1. 4비트 그레이코드를 입력 ... 하는 일반적인 방법이다. 하지만 본 과제에서는 최소식을 통한 회로 구성을 요구한다. 따라서 위의 경우와는 달리, 최소식을 이용해 SOP 방식으로 회로를 구성해야 한다. 따라서 각 4

리포트 | 4페이지 | 1,000원 | 등록일 2020.05.29 | 수정일 2020.06.05

다운로드 장바구니
아주대 논리회로 vhdl 신호등 과제[학점 A+]

를 표현하고, 내부회로의 연결과 동작, 구조 등을 표현한다.> 이 source에서 architecture의 이름을 light라 하고, 그 안에 신호 temp를 integer로 선언하였다.

리포트 | 9페이지 | 2,000원 | 등록일 2016.05.29 | 수정일 2016.05.31

다운로드 장바구니
[VHDL][논리회로] 자판기 설계(3가지,반환)

[VHDL][논리회로] 자판기 설계(3가지,반환)A+받은 설계 입니다실습 최종 과제 였고 최선을 다해서 만들고교수님한테도 칭찬 받은 설계입니다.코인 반환과 잘못된 코인 입력시 반환기능도 있습니다

리포트 | 1,000원 | 등록일 2014.11.15 | 수정일 2018.05.17

다운로드 장바구니
성균관대 논리회로 설계실험 VHDL을 이용한 4bit Full adder 입니다.

1)4bit Full_adder의 schematic을 그리시오. a=”0101” , b=”1001”, c_in = ‘0’ 에 대해서 각각의 bit에서의 s와 most bit 에서의 c_out을 schematic에 표현하시오. (스캔 첨부 가능)1.Full_adder..

리포트 | 2페이지 | 1,000원 | 등록일 2017.05.23

다운로드 장바구니
[VHDL][논리회로] Full adder 설계(xor과 and or not)

[VHDL][논리회로] Full adder 설계A+받은 설계 입니다xor과 and or not 2가지로 설계

리포트 | 1,000원 | 등록일 2014.11.15

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기