아주대학교 논리회로 / VHDL 설계 과제 보고서 (4 bits Gray to Binary code conversion)

소개글

"아주대학교 논리회로 / VHDL 설계 과제 보고서 (4 bits Gray to Binary code conversion)"에 대한 내용입니다.

목차

1. 논리회로 설계 내용 및 동작 원리 설명
A) 알고리즘
B) 진리표와 최소식

2. VHDL 소스 코드 및 코드 캡처 및 설명

3. 시뮬레이션 캡쳐 화면과 결과 확인 , 결과 분석 설명

본문내용

1. 논리회로 설계 내용 및 동작 원리 설명
A) 알고리즘
4비트 그레이 코드를 4비트 2진 코드로 변환 하 는 일반적인 알고리즘은 다음과 같다 .

1. 4비트 그레이코드를 입력한다.
2. G3 (MSB) 값을 그대로 B3 (MSB) 값에 출력한다.
3. 출력된 B3과 G2의 입력값을 XOR 연산하고 B2에 출력한다.
4. 출력된 B2와 G1의 입력값을 XOR 연산하고 B1에 출력한다.
5. 출력된 B1와 G0 (LSB)의 입력값을 XOR 연산하고 B0 (LSB)에 출력한다.

B) 진리표와 최소식
위 방식은 그레이코드를 4비트 2진코드로 변환하는 일반적인 방법이다. 하지만 본 과제에서는 최소식을 통한 회로 구성을 요구한다. 따라서 위의 경우와는 달리, 최소식을 이용해 SOP 방식으로 회로를 구성해야 한다. 따라서 각 4비트 그레이코드에 해당하는 2진코드를 확인할 필요가 있다. 이를 본 과제의 주제에 맞춰 진리표 형식으로 표현하면 다음과 같다.

참고 자료

없음