"block decoding"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 엘리베이터 회로 디지털시계 ppt linear block code vhdl verilog hdl 7segment 계산기 디지털 회로 verilog 시계

판매자 표지는 다운로드시 포함되지 않습니다.

"block decoding" 검색결과 161-180 / 374건

Verilog 를 이용한 CPU의 Pipeline 구현 (컴퓨터 아키텍쳐 실습)

Fetch -> Operand Decode -> Execution -> Memory Access -> Register Write-back의 5단계로 이루어진 5-stage ... 고, pipeline을 이용하여 얼마나 성능이 향상되었는지 설명한다.4. 실험 결과이번 실험은 always block 안에서 stage를 구현할 때 어떤 순서로 구현할 것인지를 결정하는 것

리포트 | 3페이지 | 1,000원 | 등록일 2013.03.08

다운로드 장바구니
스톱워치(stop watch) 설계 프로젝트

구현 (조건 4, 5)4) Latch가 disable 된 상태에서 start/stop, reset/lap 버튼으로 내부적으로 흐르는 시간 control (조건 6, 7)3. 블록 ... 했던 시간을 7segment에서 표시 해줄 것이다.(6,7 조건 성립)5진 카운터MUXMUXMUXMUXMUXMUXMUX1kHz3x8 decoder7segment Vcc7s

리포트 | 7페이지 | 5,000원 | 등록일 2013.12.26 | 수정일 2020.12.14

다운로드 장바구니
Linear Delta Modulation (LDM) Sysmtem

델타 변조라고 한다.그림 12-1 메시지 신호를 부호화하는 델타 변조그림 12-2는 실습에서 사용되는 DM 부호기와 복호기의 블록도를 나타내고 있다.그림 12-2 LDM 시스템 ... 의 블록도그림 12-3 델타 변조 파형그림 12-3은 시스템을 통하여 여러 점에서의 전형적인 파형을 나타내고 있다. DPCM 시스템에서의신호와 달리 DM 시스템에서의 신호의 대부분 ... 다. 적분기의 이득은 그림 12-2에서의 SLOPE CONTROL 블록을 통하여 조정되며, SLOPE CONTROL 출력신호는 직류신호이다.MIN SLOPE 위치에서 출력신호는 5V이고

리포트 | 8페이지 | 2,000원 | 등록일 2012.12.23 | 수정일 2014.01.01

다운로드 장바구니
실험6결과 Latch&FF

[실험6] Encoder & Decoder1. 실험 결과1) R-S F/F가장 간단한 F/F인 R-S F/F을 구성하였다. R-S latch는 두 개의 입력 Set과 Reset ... 의 기본 블록이 된다. 위 회로에서 OE는 Enable역할을, In은 Clock과 같은 역할을 한다. 이 두가지 Input signal을 조정하여 RAM이 제 역할을 하게 하

리포트 | 7페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
아주대 논리회로실험 프로젝트 FPGA로 Stop Watch 만들기

) FPGA 보드에 대한 이론: FPGA 보드에 대한 그림 및 Block diagram2) FPGA 보드의 확장 연결: 보드 정면 아래쪽에 위치하는 JP2 커넥티를 플랫케이블(40P ... 으로 enable시켜 준다면 7490이 카운팅 하다가 정지했던 시간을 7segment에서 표시 해줄 것이다.※ 회로에서 Decoder의 역할: 디코더를 통해 첫 번째 7segment

리포트 | 15페이지 | 5,000원 | 등록일 2015.03.12

다운로드 장바구니
디지털 통신 Term project_Encoder and Decoder for Systematic (N,K) Cyclic Codes

이동통신공학Encoder and Decoder for Systematic (N,K) Cyclic Codes코드 및 해석1. CyclicEncoder.m% Encoder for ... 의 행과 비교하면서 같을 경우에 해당 코드워드 값을 수정해준다. 모든 과정이 끝나면 수정된 코드워드 중 메시지 비트만 나타낸다.결과확인Matlab window - block code ... 0 1 0 1 0 1 0 1Matlab window - block code (31, 26)>> P = cyclpoly(31, 26, 'min')P =1 0 0 1 0 1>> M

리포트 | 10페이지 | 2,000원 | 등록일 2013.10.13 | 수정일 2013.10.17

다운로드 장바구니
led와 7-세그먼트(결과) 인코더/디코더 코드 변화기, 멀티플렉서와 디멀티프렉서 (예비)

의 출력이 결정된다.- 일반적인 인코더 블록도 -2) 디코더(Decoder, 해독기)디코더는 N비트 2진 입력 코드를 M(MLEQ 2 ^{n}) 출력 선으로 변환시키는 논리회로이 ... 다.- 일반적인 디코더 블록도 -3) BCD-10진 디코더 회로BCD-10진 디코더는 0000에서 1001까지 10개의 BCD 입력 코드에 대하여 출력을 가지는 것으로 예상이 된다

리포트 | 12페이지 | 1,000원 | 등록일 2014.04.20

다운로드 장바구니
디지털 공학 설계프로젝트 팀별 최종 발표 PPT

의 하위 자리 ALRAM : 알람신호*Block Diagram■ Block DiagramMODE : MODE1과 MODE2를 생성하는 블록과 INCREASE 신호를 생성하는 블록 ... 어 컴파일을 실시하여 시뮬레이션에 성공하였으나 전체적은 블럭들을 통제하는 탑(TOP)블록을 만들어 구조적 표현으로 나타내고 컴파일한 결과 컴파일은 무사히 수행되었지만 수많은 래치와 클럭 ... 으로 구성 TIME : 디지털 시계에서 시간을 생성하는 블록 DATE : 디지털 시계의 날짜를 생성하는 블록 STOP : 디지털 시계에서 시간을 측정하는 기능을 하는 타이머 블록

리포트 | 9페이지 | 1,000원 | 등록일 2010.10.23

다운로드 장바구니
post5 펄스 부호 변조(PCM)

ANAL YSER에서 확인 할 수 있다.OSC TRIGGERING을 쉽게 하기 위해서, 자체 메시지 신호인 M1대신 PTM회로 블록에서 생성한 PAM (5Vpk-pk, 1kHz) 신호 ... 기 위하여 컴팬딩을 이용부호화: 2진 비트인 디지털로 부호화2. CODEC( Encoder+ Decoder)Encoder: AX(아날로그 메시지 신호)를 DX(PCM신호)로 부호 ... 화Decoder: DR(수신된 PCM신호)를 AR(아날로그 메시지 신호)로 복호화Transmit Filter : 0.2-3.5kHz를 통과시키는 band pass filterSample

리포트 | 7페이지 | 1,000원 | 등록일 2012.01.26

다운로드 장바구니
해밍코드 인코더 디코더 설계 및 성능 분석(hamming code encoder decoder performance analysis)

decoder를 거쳐 신호를 복원하고 Error Rate Calculation을 통하여 BER 값을 측정한다.3장. 2절. 각 블록 설명3장. 2절. 1 Hamming ... 교수님 성함Hamming code encoder/decoder design and performance analysis영문이름교수님영문 성함AbstractHamming code ... ) accompanied by the change of SNR, we used the random binary generator module, hamming encoder/decoder

리포트 | 24페이지 | 100,000원 | 등록일 2009.12.06 | 수정일 2015.01.12

다운로드 장바구니
컴퓨터구조 설계 프로젝트 Handheld PIG Game

block diagram of datapath and control unit- DIE : drives the Die Dot Display through a specialized ... decoder- reg. SUR, TR1, TR2 : (Fig. 7-29)are all identical witha signal for enabling loading and a s

리포트 | 23페이지 | 1,000원 | 등록일 2014.07.09

다운로드 장바구니
Combining Beamforming and Orthogonal Space-Time Block Coding

소수인 경우의 Space-Time block code를 사용하였습니다.② Space-Time Block decoding- Space-Time Block decoding의 경우 결정 ... 이동통신Ⅱ(Matlab을 이용한Beamforming and OrthogonalSpace-Time Block Coding 시뮬레이션)[Term project 레포트]Matlab ... 을 이용한 Beamforming and Orthogonal Space-Time Block Coding 시뮬레이션1. Simulation condition- Number of

리포트 | 8페이지 | 3,000원 | 등록일 2010.10.13

다운로드 장바구니
결과(Unit10-ex2)

으로 reconstructed 신호를 형성한다. : 전 단계까지의 양자화 간격들의 현재 총합에서 하나의 양자화 간격을 더하거나 뺀다.그림 5-1 DM 시스템의 블록 다이어그램을 나타내 ... decode되었다. 원래의 아날로그 신호가 재생성 끝을 받을 때. 다시 생성된 신호는 아날로그 신호의 staircase(계단)이나 ramp(경사)이다.Granular noise

리포트 | 16페이지 | 1,500원 | 등록일 2013.11.24

다운로드 장바구니
컴퓨터 하드웨어에 대해서(중앙처리장치, 기억장치)

의 그에는 블록들을 식별하기위한 IBG(Inter Block Gap)가 있다.여러 개의 레코드를 하나의 블록으로 묶는 과정을 블록킹(blocking)이라 하고, 레코드를 읽을 때 블록 ... Processing Unit)이다. 중앙 처리 장치는 주기억장치에 기억된 프로그램의 명령을 해석(decoding)하고, 실행해서 결과를 생산해내는 역할을 한다.1. 연산 장치연산 ... 을 각각의 레코드들로 분해하는 작업을 디블록킹(deblocking)이라 한다. 블록킹의 장점은 데이터의 기록이나 판독 친수가 줄어들며, IRG가 줄어들기 때문에 더 많은 양

리포트 | 10페이지 | 3,500원 | 등록일 2011.11.11

다운로드 장바구니
Recursive Systematic Convolution simulation 레포트

ode의 표현은 (n, k, m)으로 나타낸다. k는 입력이고 n은 출력이며 m은 메모리(register)의 갯수를 의미한다.간단한 convolution code의 block ... 적인 방법으로 coding이 진행됨을 의미하고 systematic 하다는 것은 입력하는 data가 출력되는 data에 그대로 존재함을 의미한다. 아래의 block diagram을 보 ... ode와 RSC가 다른 점이다. RCS code는 아래와 같은 block diagram을 통해 표현되며 이번 프로젝트에서는 아래의 block diagram으로 표현된 RSC를 이용

리포트 | 10페이지 | 2,000원 | 등록일 2009.09.01

다운로드 장바구니
Lab1 motor

를 사용하여 엘리베이터 위치 feedback 제어 시스템을 구현한다. 그림 1은 이 시스템의 전체적인 Block diagram을 보여준다.그림 SEQ 그림 \* ARABIC 1 ... Block diagram of an elevator control systemLab Equipments and Electronic Parts RequiredLab ... decoder의 출력과 CCW인지를 구분할 수 있는 1,7,8,14 핀을 and 시킨 결과를 Excel을 이용해 표로 만들어 보았다. And gate를 nand gate로 바꾸면 1한 개

리포트 | 18페이지 | 5,000원 | 등록일 2012.08.30

다운로드 장바구니
전기전자기초실험 Combination Logic Circuit Design 예비보고서

ingn applications such as data multiplexing, 7 segment display and memory address decoding.The example ... decoder circuit would be an AND gate because the output of an AND gate is "High" (1) only when all ... five-segment displays with such novel shapes as curves, angular blocks and serifs for segments

리포트 | 13페이지 | 1,000원 | 등록일 2009.09.08

다운로드 장바구니
충북대 전기전자공학 디지털실험 19장 예비보고서

. counter부로부터 받아들인 입력은 7segment decoder를 통해 해당하는 숫자를 표시하게 된다. counter block설계에 필요한 카운터블록 이름출력 이름구성 ... decoder2x4 decoder는 mode 4 block에서 2bit의 입력을 받아 숫자를 표시해줄 7segment 하나를 선택해 준다. ... 실험 19. stopwatch 설계목 적1. stopwatch의 기능과 구조를 이해한다.2. stopwatch에 들어가는 Block 설계를 한다.3. stopwatch의 동작

리포트 | 5페이지 | 1,000원 | 등록일 2008.02.18

다운로드 장바구니
해독기와 부호기

다. 4x2, 8x3 부호기를 설계할 수 있다.해독기(decoder)2진수를 10진수로 변환하는 조합 논리 회로 n비트의 2진수를 입력하여 최대 2n 비트로 구성된 정보를 출력한다.부호 ... 기(encoder)10진수를 2진수로 변환하는 조합 논리 회로 2n 비트로 구성된 정보를 입력하여 n비트의 2진수로 변환하여 출력한다.해독기 (decoder)해독기부호기 ... 1 1출 력입 력1D3D21D1D000AB(그림4-38) 2X4 해독기 카르노도(표4-17) 2X4 해독기의 진리표(b) 블록도2X4 해독기ABD0D3D2D1(a) 회로도(그림4

리포트 | 21페이지 | 1,500원 | 등록일 2010.11.20

다운로드 장바구니
디지털시계 발표자료

decoder6 num counter (10 sec )10 Sec 7-segmentSec reset button ( input clear=1 )2. Block diagram( Sec ... decoder10 min 7-segment6 num counter ( 10 min )Block diagram( Hour part )Hour adjustment button ... num counter ( 10 min )7-segment decoder10 h 7-segment2 num counter ( 10 h)Block diagram (AM/PM part)7

리포트 | 31페이지 | 1,000원 | 등록일 2007.12.10

다운로드 장바구니

이전10개 4 5 6 7 8910 11 12 13 다음10개

파워링크

신청하기