"block decoding"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 엘리베이터 회로 디지털시계 ppt linear block code vhdl verilog hdl 7segment 계산기 디지털 회로 verilog 시계

판매자 표지는 다운로드시 포함되지 않습니다.

"block decoding" 검색결과 201-220 / 374건

곱하기회로(2by3) 설계 자료입니다.

논리회로 설계설계 목표 개념 블록도 회로도 추가 기능 사용된 gate의 개수 소요 부품 설계 일정 회로 시현두 개의 2진수 n과 m이 다음과 같이 주어져 있다. 00₂≤ n ... 부품 명형식수량부품 명형식수량기판-2개소켓-23개7-segmentAnode4개74LS00NAND15개저항220옴40개74LS04NOT4개LEDRed15개74LS47Decoder4개

리포트 | 13페이지 | 2,000원 | 등록일 2009.10.14

다운로드 장바구니
터보 부호 졸업논문 보고서

, encoding, decoding, interleaverⅠ. 개 요터보부호는 정보 및 부호이론 분야와 통신이론분야에서 많은 관심을 모으고 있다. 통신의 발전과 더불어 이동통신이 보편 ... 만, 간단한 방법인 반면, 부호화된 정보가 블록의 행 길이를 넘는 연집오류가 생긴다면 에러를 랜덤한 형태로 변환시킬 수 없게 된다.2.2 Random Interleaver랜덤인터리버 ... 레지스터를 차례대로 함.2.4 Matrix Interleavermatrix 인터리버는 행렬의 형태로 블록 인터리빙 과정을 수행한다.???????????????III. 프로그램 구현1

리포트 | 19페이지 | 2,000원 | 등록일 2008.12.01

다운로드 장바구니
RFID정의및 설계

데이터 읽기 방법[Mifare 태그 읽기]UID Read: Mifare 태그 ID를 읽어 들인다.Block Read: 블록 데이터를 읽어 온다.Increment: 블록 데이터에 값 ... 쓰기 방법[Mifare 태그 쓰기]Write: Mifare 태그 블록에 데이터 쓰기.Block Mifare 태그 블록 읽기.Clear: 디스플레이 화면상의 데이터를 지운다.(3 ... ) ISO 15693 태그 데이터 읽기 방법[ISO 15693 태그 읽기]UID Read: 15693 태그 ID를 읽기.Block Read: 15693 블록 데이터 읽기.Clear

리포트 | 12페이지 | 1,500원 | 등록일 2010.06.09

다운로드 장바구니
multiplexer & demultiplexer 예비보고서

으로 보는 신호를 말한다.(그림 4-2의 블록도에서 출력이 active-low 신호임을 나타내기 위해 작은 원이 사용되었음을 참고하라. 또한 신호 x가 active-low 신호일 경우 ... 153은 Dual 4-input multiplexer라고도 한다.74Hc139는 Dual 2-to-4 line decoder/demultiplexer라고도 한다.4. 실험절차실험1

리포트 | 11페이지 | 1,500원 | 등록일 2012.03.08

다운로드 장바구니
디지털시스템설계및실험_마이크로 프로세서_Peripherals&TopLevelIntegration

이 IR 로 들어가게된다. 그러면 IR 은 instruction 을 분석하여 각 output들을 Register File 과 Decoder 에 넘겨주고 그 신호들로 각 블록 ... 디지털 시스템 설계 및 실험실험 6Peripherals & Top Level Integration1. 실험의 목적지금 까지 설계했던 각 블록들을 합쳐서 top level RISC ... 프로세서를 구성한다. 메모리도 모두 연결하여 주어진 instruction 을 수행하고 각 블록들이 제대로 수행하는지 확인하고, 각 출력신호 들도 알맞은 결과가 출력되는지 확인

리포트 | 7페이지 | 1,000원 | 등록일 2008.02.19

다운로드 장바구니
[디지털회로]VHDL을 통한 자판기 구현 PPT

VHDL을 통한 자판기 구현그림 1 은 자판기(vending machine)의 블록도이다. 자판기(vending machine)는 6개의 키패드 스위치를 가지며 해당 키패드 ... function dis_seg(cnt : integer range 0 to 15) return std_logic_vector is variable seg_decode : std_logic ... _vector(6 downto 0); begin3 VHDL 코드 설계case cnt is when 0 = seg_decode := 0111111 ; when 1 = seg_decode

리포트 | 18페이지 | 3,000원 | 등록일 2008.12.15

다운로드 장바구니
[디통]Design of Communication System in Fading Channel

code는 1955년 Elias가 처음 연구하였으며, 데이터 복호 방식은 1967년 비터비가 제안하였다. 비터비 복호 알고리즘은 Maximum likelihood decoding ... 로 가장 가까운 위상을 가진 신호파형을 판단하게 된다.(Maximum likelihood)⑤ Channel Decoding : 위의 관련이론에서 설명했듯이 채널디코딩은 비터비 복호 ... 알고리즘을 사용한다. 이 알고리즘은 Maximum likelihood decoding하고 이론적으로 가장 효과적인 방식으로 현재 모든 이동통신 및 위성통신 시스템에 사용되고 있다.

리포트 | 9페이지 | 5,800원 | 등록일 2009.01.03

다운로드 장바구니
멀티플펙서서와 디멀티플렉서

decoder(b) 블록도EBAD0D1D2D3with Enable..PAGE:13디코더 진리표의 변환AB000110110111입력출력D0D1D2D*************(b) Don’t ... nDeMux1 개입력n개 선택선2n개 출력선..PAGE:9..PAGE:10디코더(Decoder)n비트의 2진 코드(code) 값을 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주

리포트 | 15페이지 | 1,500원 | 등록일 2008.12.11

다운로드 장바구니
DMB(Digital Multimedia Broadcasting)

과 전송방식DAB/MMB Encoder/MUX마이크로 웨이브전용선DAB/MMB DeMUX/Decoder Player송신기미디어 서버MPEG-4 A/V 인코딩 서버MPEG-4 로 ... 의 채널 수용 가능)적은 채널 (VHF 1개 채널(6MHz)에 3개의 블록할당이 가능하고, 블록당 5개 안팎의 오디오 비디오 데이터 채널 수용 가능제공가능 채널 수상향: 13.824

리포트 | 14페이지 | 2,000원 | 등록일 2010.05.28 | 수정일 2023.01.02

다운로드 장바구니
PreLab> Usage of XilinxISE on Spartan-3 프리렙 스파르탄 3 보드에서 자일링스 사용법

(Verification) 하는 방법ㅅ. Bit file 생성하는 법ㅇ. 에뮬레이션 하는 법 E. Spartan-3 board 사용법 설명3. Lecture2- decoder 실습1 ... 을 PSW 및 배선을위해 사용할 수 있는 다른 리소스를 이용해 배선한다.CLB ( Cofigurable Logic Block ) – PSM (programmable Switch ... Matrices)과 함께 FPGA를 구성하는 기본 block이다. 이것은 3개의 LUT(look up table), 2개의 플립플롭 그리고 성능향상을 위한 약간의 회로로 구성되어진다

리포트 | 18페이지 | 2,000원 | 등록일 2009.01.02

다운로드 장바구니
반도체소개: ASICs

purpose Example : MPEG Decoder, a chip for a toy bear that talks General Purpose Processor An IC ... logic cells or complex functions Custom blocks can be embedded Designer defines the placement of the ... (2)A PLD dieField-Programmable Gate ArraysComplex PLDs Regular array of Configurable Logic Blocks

리포트 | 20페이지 | 2,000원 | 등록일 2010.06.08

다운로드 장바구니
Verilog를 이용한 IDCT 설계

for IDCT (Inverse Discrete Cosine Transform) that constitutes H.264/AVC encoder/decoders. Students s ... hould become familiar with designing hardware using both combinational and sequential logic blocks to

리포트 | 6페이지 | 6,000원 | 등록일 2009.12.24

다운로드 장바구니
컴퓨터 시스템 구조 2장 연습문제(Computer System Architecture)

2-3인에이블 입력을 가지고 있는 네 개의 3*8디코더와 하나의 2*4디코더를 이용하여 5*32디코더를 구성하고 그림 2-3과 같은 블럭도를 그려라.3*8decoder2*4 ... decoder3*8decoder3*8decoder3*8decoder2-4.인에이블 입력을 가지고 있고, NOR게이트로만 구성된 2*4디코더의 논리도를 그려라.E A1 A0D0 D1 D2 ... *1멀티플렉서를 이용하여 하나의 16*1멀티플렉서를 구성하고, 사용된 각각의 블럭도를 이용하여 전체 블럭도를 그려라.8*1MUX8*1MUX2*1MUX2-8이중의(dual)4*1

리포트 | 3페이지 | 1,500원 | 등록일 2006.11.29

다운로드 장바구니
Excess-3 to BCD code converter

→ 00117-Segment Decoder4-bit의 Excess-3 code또는 BCD code를 입력 받아 7-Segment display에 출력한다. 한 획마다 0~6까지의 숫자를 할당 ... 를 통해 block diagram과 hdl을 통해 한 학기 동안 배운 내용을 직접 경험해볼 수 있었다. 글로 볼 때는 잘 이해하지 못했던 것들을 실제로 설계하고 눈으로 확인하는 과정이 즐겁고 유익했다. 기회가 되면 꼭 7-Segment도 구현해 보고 싶다

리포트 | 20페이지 | 2,000원 | 등록일 2010.11.28

다운로드 장바구니
디지털시스템설계_마이크로프로세서_Datapathassembly&Controllogic의구현

게 함으로써 낭비를 막게 된다.세 번째로 설계해야할 logic 은 Decoder 로 우리의 최종 목표인 RISK 프로세서의 모든 블록의 컨트롤 신호를 만들어 주는 블록이다.즉 이번주 ... 실험의 목표는 PC, IR, Decoder 를 설계하는 것이다.2. 실험내용(1) PC앞에서 설명한 바와 같이 PC는 다음번 실행할 instruction 이 저장된 주소를 가리키

리포트 | 10페이지 | 1,000원 | 등록일 2008.02.19

다운로드 장바구니
vhdl를 이용한 BCD-TO-EXCESS3 코드변환기(조합회로)

로 표시한다.7-segment decoder를 통하여 7-segment LED에 표시하기 위하여 7-segment를 벡터로 나타내어 최상위 bit를 s[6]로하고 가장 최하위 bit ... 완료QUARTUS Ⅱ 프로그램 상에서 schematic diagram 표현식에 2-AND2 NOR2 게이트가 존재하지 않아 BLOCK DIAGRAM을 이용하여 표현하였습니다.6

리포트 | 9페이지 | 2,000원 | 등록일 2010.06.11

다운로드 장바구니
예비보고서-Exp9.Inverse DCT Hardware Module Design

.264/AVC encoder/decoders. Students should become familiar with designing hardware using both c ... ombinational and sequential logic blocks to implement simple arithmetic and logic operations.2. Problem s ... ompression과 MJPEG, MPEG, DV video compression에 사용되었다. 여기서는 N*N크기의 2차원 DTC-2블록이 사용되었고, 결과는 quantized

리포트 | 11페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
디코더와 멀티플렉서 조사 자료

컴퓨터구조실험Decoder(복호기)코드 형식의 2진 정보를 다른 코드 형식으로 바꾸는 회로가 디코더(decoder)이다. 다시 말하면, 2진 코드 를 해독(decoding ... 게 된다. 그리고 입출력 수가 많은 디코더는 하나하나 그리기가 복잡하므로 그림 15-2(b)처럼 블록도로써 표시할 수가 있다.그림 15-2(a)는 입력이 3개, 출력이 23 = 8개 ... 시스템 설계에 사용될 때 그림 15-5(c)에 있는 블록도로 표시한다. 회로 작동을 설명하기 위해 S_1 S_0 = 10일 때를 살펴보자, 입력 I_2와 관련된 AND 게이트(A-2

리포트 | 9페이지 | 1,000원 | 등록일 2008.12.29 | 수정일 2015.12.14

다운로드 장바구니
ARM7 특징 및 구조

Incrementer 등이 있다.- The read and write data register blocks- The instruction decoder and control logic- The

리포트 | 4페이지 | 1,000원 | 등록일 2010.03.09

다운로드 장바구니
Section Backlight Unit(이하 BLU) Emulator의 설계

는 프로그램 작성(2006년 7월 11일 발표)1.MPEG의 Decoding 정보를 이용해서 Header 정보를 읽어온다.2.휘도정보를 얻기 위해서 필요한 데이터가 어디에 위치 ... 하는지를 파악한다.3.시퀀스층에서 파일의 사이즈를 읽어온다.4.슬라이스층과 매크로블록의 코드를 완벽하게 분석한다.5.매크로블록층에서는 모션벡터정보를 블록층에서는 휘도정보를 읽어온다.4

리포트 | 39페이지 | 2,000원 | 등록일 2008.01.01

다운로드 장바구니

이전10개 6 7 8 9 101112 13 14 15 다음10개

파워링크

신청하기