• 통합검색(1,032)
  • 리포트(856)
  • 자기소개서(154)
  • 시험자료(12)
  • 논문(6)
  • 서식(1)
  • 방송통신대(1)
  • 이력서(1)
  • ppt테마(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

성결대 논리회로 아날로그 전전설2 래치와 플립플롭 4bit adder 결과 FPGA 사칙연산 디지털 설계 4bit adder 회로 설계 논리게이트
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실습" 검색결과 141-160 / 1,032건

  • 자료 표지
    중앙대 아날로그및디지털회로설계실습 예비보고서 8장 래치와 플립플롭
    방정식:Q ^{+} =S+ {bar{R}} Q (Q ^{+}는 다음 순간의 출력Q를 의미한다.)8-1. 실습목적: 순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 ... 아날로그 및 디지털회로설계 실습 예비보고서[설계실습 8. 래치와 플립플롭]소속담당교수담당조교수업시간학번성명? RS 래치RS 래치 회로도: 교차교합(Cross-coupled)된 두 ... NOR 게이트로 만들어진 순차식 회로로, 기본 기억소자장치이다.Latch의 진리표SRQ{bar{Q}}00HoldHold010110101100: 경주효과에 의한 불확실성을 피하기
    리포트 | 4페이지 | 1,000원 | 등록일 2023.04.06
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab05(결과) / 2021년도(대면) / A+
    이론(1) 조합 논리 회로- 논리 곱(AND), 논리 합(OR), 논리 부정(NOT)의 세가지 기본 회로를 조합하여 구성한 논리 회로- 출력이 입력에 의해 결정됨.- 논리 게이트 ... 70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001(5) [실습 5] 2비트 2:1 MUX 회로를 case문을 사용하여 설계하시오.Source codeTestbenchPin ... ]00000000100001100001011000110000100010010010001001100100(총 경우의 수는 32로, 그 중 8개만 표로 작성하였음)(6) [실습 6] 교안의 1:4 DEMUX 회로를 if문을 사용하여 설계하시오.Source c
    리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전전설2 전자전기컴퓨터설계실험2 (결과레포트와 예비레포트 동시에) 1주차 Lab01 TTL gates Lab on Breadboard
    되었다. TTL 게이트 안에는 총 네 개의 논리회가 들어있고 실습2,3 실험은 입력이 두개, 출력이 한 개이면 되는 실험이었기에 각각 1,2번을 입력으로 3번을 출력으로 하여 회로를 큰 ... TTL을 이용하여 OR 게이트, XOR게이트, 반가산기, 전가산기 논리회로 실험 및 설계를 진행한다.2. 배경이론1) OR 게이트 논리 회로- 입력 중 어느 하나라도 1이 되면 결과 ... 가 1이 되는 연산.- 출력은 논리 입력의 합과 같음.(1) OR게이트 진리표ABX = A + B*************) XOR 게이트 논리 회로- 배타적 OR게이트라고도 하
    리포트 | 23페이지 | 3,000원 | 등록일 2020.07.27
    다운로드 장바구니
  • 자료 표지
    아날로그및디지털회로설계실습 예비보고서9 4비트가산기
    아날로그 및 디지털 회로설계 실습예비보고서(설계실습 9. 4-bit Adder 회로 설계)9-1. 실습목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로 ... 리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR)로직 회로를 설계한다.(D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.(E) 설계한 회로 중 하나를 선택하여 2Bit 가산기 회로를 설계한다. ... 를 설계한다.9-3. 설계실습 계획서9-3.1 전가산기 설계(A) 전가산기에 대한 진리표를 작성한다.ABCinSCout0
    리포트 | 4페이지 | 1,500원 | 등록일 2020.10.17 | 수정일 2020.11.27
    다운로드 장바구니
  • 판매자 표지 자료 표지
    아날로그 및 디지털회로 설계 실습 실습8_래치와 플립플롭_결과보고서
    1.요약이번 실습에서는 논리 gate(nand, inverter)를 사용해 래치와 플립플롭의 회로를 설계하였다. 입 력의 변화에 민감한 래치의 특성과 클록과 함께 들어온 입력 ... 에 영향을 미치게 된다. 입력의 변화에 민감한 래치는 주로 메모리 회로의 데이터 저장에 사용되고 클록의 변화에 영향을 받는 플립플롭의 경우 cpu에 사용한다. 이렇듯 래치와 플립플롭 ... 은 디지털 회로에서 매우 중요한 역할을 담당하고 있 고 다양한 곳에서 사용되므로 그 동작 원리를 이해하고 회로를 구성할 수 있는 능력을 키우는 것이 중요하다고 할 수 있다3.실험
    리포트 | 6페이지 | 1,000원 | 등록일 2024.08.27
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+] 중앙대학교 아날로그및디지털회로설계실습 10차 예비보고서
    아날로그 및 디지털 회로 설계 실습예비보고서설계실습 10. 7-segment / Decoder 회로 설계소속전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜2023.11.23 ... 제출날짜2023.11.231. 실습 목적7-segment 와 Decoder를 이해하고 관련 회로를 설계한다.2. 실습 준비물실습 준비물부품저항 330Ω, 1/2W, 5 ... 하고자 하는 segment에만 low voltage를 연결하여 선택적으로 LED 점등한다.아래의 은 74LS47 decoder의 핀 구성도, 는 논리회로도, 은 7-segment 출력
    리포트 | 9페이지 | 1,000원 | 등록일 2024.02.17
    다운로드 장바구니
  • 자료 표지
    전기회로설계실습 실습4 결과보고서
    설계실습 4.Thevenin 등가회로 설계* 실습 목적Thevenin과 Norton의 정리를 이해하고 이를 이용하여 등가회로를 설계하는 방법을 익힌다.1. 서론Thevenin ... 된 회로가 많기에 이러한 회로를 분석하기 위해선 Thevenin 정리를 충분히 숙지하여야 한다.이번 실습의 순서는 다음과 같다.1) 브리지회로의 부하R _{L ^{}}에 걸리는 전압 ... 의 저항값을 측정해보았다. 실습 결과에 큰 영향을 줄 정도는 아니지만 약 1%의 오차가 존재하였다.이론값측정값오차율1000ohm 991.2ohm 0.88%세 번째, 회로 설계를 잘못
    리포트 | 4페이지 | 1,000원 | 등록일 2024.08.16
    다운로드 장바구니
  • 자료 표지
    아날로그 및 디지털회로설계실습 실습9(4-bit Adder 회로 설계)예비보고서
    예비보고서(설계실습 9. 4-bit Adder 회로 설계)아날로그 및 디지털 회로 설계실습설계실습 9. 4-bit Adder 회로 설계9-1. 실습목적 : 순차식 논리회로의 기본 ... = bar { A}bar{B}C _{ i}+A bar{B}C_{i}+AB bar{C_{i}}+ABC_{i}=A OPLUS B OPLUS C_{i}위 식대로 논리회로를 구성하면 다음과 같 ... 다.C_{out} = BC_{i}+AC_{i}+AB=(A OPLUS B)C_{i}+AB위 식대로 논리회로를 구성하면 다음과 같다.(D) XOR gate를 이용하여 보다 간소화된 다
    리포트 | 7페이지 | 1,000원 | 등록일 2020.09.24
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [아날로그 및 디지털 회로 설계실습] 결과보고서(과제)9
    아날로그 및 디지털회로설계 실습(실습9 결과보고서)소속전자전기공학부담당교수수업 시간학번성명설계실습 9. 부울대수 및 조합논리회로 ( 4-bit adder )과제1. 다음의 진리표 ... 와 GND가 몇 번 pin인지 쓰시오.Vcc 는 14번, GND는 7번 pin이다.3. XOR Gate를 이용한 Full Adder 회로를 Pspice를 사용하여 직접 설계하시오.
    리포트 | 3페이지 | 1,000원 | 등록일 2022.09.14
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [평가계획서][평가계획안][평가규정] 2학년 정보 교과 학생 평가 규정
    회로를 설계한다.정보3211-1. 컴퓨터 설계의 기본이 되는 디지털 설계의 불대수의 개념을 이해하고 논리연산을 설명할 수 있다.상컴퓨터 설계의 기본이 되는 디지털 설계에서 불대수 ... 컴퓨터 설계의 기본이 되는 디지털 설계에서 불대수의 개념을 설명할 수 있다.정보3211-2. 컴퓨터의 기본적인 논리회로를 설계할 수 있다.상다양한 논리 게이트의 기호, 논리식, 진리표 ... , 논리 회로의 특징을 비교하여 설명할 수 있고, 조합 논리회로로 구현된 예를 찾을 수 있고 설계할 수 있다.중다양한 논리 게이트의 기호, 논리식, 진리표, 논리 회로의 특징
    리포트 | 10페이지 | 3,000원 | 등록일 2023.04.21
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [아날로그 및 디지털 회로 설계실습] 예비보고서8
    아날로그 및 디지털 회로설계실습(실습8 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 8. 래치와 플립플롭실습날짜2021.11.08. 17시교과목 번호제출 ... 기한2021.11.07. 24시작성자제출날짜(이클래스)2021.11.07.1. 목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 ... 조건을 확인한다.2. 실습 준비물부품Inverter 74HC042 개NAND gate 74HC001 개사용장비오실로스코프(Oscilloscope)1 대브레드보드 (Bread
    리포트 | 4페이지 | 1,500원 | 등록일 2022.09.14
    다운로드 장바구니
  • 자료 표지
    10. 7-segment / Decoder 회로 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]
    아날로그 및 디지털 회로 설계 실습-실습 10 예비보고서-7-segment / Decoder 회로 설계소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.11.18 ... (목)분반, 조**분반, *조학번2*******이름***1. 실습을 위한 이론적 배경:디코더는 2진부호, BCD 부호, 기타 여러 가지 부호들을 부호가 없는 형태로 바꾸는 변환회로이 ... 하며, 7개의 segment 를 점등하기 위해 7개의 출력 bit 가 필요하다.실험에서 사용하는 74LS47 디코더의 핀 구성도와 논리회로도, 진리표, 7-Segment 출력
    리포트 | 12페이지 | 1,000원 | 등록일 2022.11.01 | 수정일 2023.01.03
    다운로드 장바구니
  • 자료 표지
    건강보험심사평가원(심평원) 홈페이지 정리본 (2020년 상반기 필기 보건의료지식 준비ver)
    ##심평원 업무안내 >>2~4번: 국가단위 표준코드로 관리1) HIRA 시스템정의: 의료자원의 효율적 사용으로 의료의 질 향상과 비용 적정성을 보장하는 가치중심보건의료 시스템① 의료서비스 기준 설정(급여기준관리): 행위별 수가제도(RBRVS) 책정/의약품가격결정/코드관..
    자기소개서 | 17페이지 | 3,000원 | 등록일 2020.08.14
    다운로드 장바구니
  • 자료 표지
    8. 래치와 플립플롭 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]
    아날로그 및 디지털 회로 설계 실습-실습 8 예비보고서-래치와 플립플롭학과 :담당 교수님 :제출일 :조 :학번 / 이름 :8-1. 실습목적순차식 논리회로의 기본 소자인 래치 ... 와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.8-2. 실습 준비물부품NAND gate 74HC006개Inverter 74HC043개사용장비오실로스코프 ... 실습 계획서8-3-1 RS 래치의 특성 분석(A) RS 래치의 진리표를 나타내고, 아래 그림 RS 래치의 이론적인 상태도를 그린다.SRQ{bar{Q}}00HoldHold010110101100S=1S=1S=0S=0R=0R=0R=1R=1
    리포트 | 2페이지 | 1,000원 | 등록일 2022.09.06
    다운로드 장바구니
  • 자료 표지
    0905 논리게이트 레포트
    디지털 공학 및 실습(예비레포트)1. 제목 : 기본 논리 게이트 조사 ( 1 주차)2. 목적 : 앞으로 다루게 될 기본적인 개념을 조사한다.3. 내용 :디지털 논리 회로의 일종 ... ://terms.naver.com/entry.nhn?docId=2835921&cid=40942&categoryId=32830디지털 논리 회로의 일종으로, [그림]의 표준 논리 기호 ... 으로, [그림]의 표준 논리 기호에 나타난 것처럼 두 개 이상의 입력과 하나의 출력으로 구성된다. 하단의 진리표(truth table)에 따라 동작하는 논리곱(logical c
    리포트 | 2페이지 | 2,000원 | 등록일 2024.06.16
    다운로드 장바구니
  • 자료 표지
    실습 10. 7-segment_Decoder 회로 설계
    아날로그 및 디지털 회로설계 실습실습 10. 7-segment/Decoder 회로 설계소속담당교수수업 시간조번호조원실습 10. 7-segment/Decoder 회로 설계(조 ... 하면전류가 다이오드를 흐르게 되면서 점등하게 되는 특징을 가지고 있다.2.2 7-segment 구동 회로 설계설계실습계획서 10-3-3에서 그린 7-segment 구동 회로에 토글 ... 을 때 적절한 조합논리회로를 거쳐 출력값들을 제공한다. 또, 이들은 7-segment의 입력단자에 입력값으로 이용되어 LED를 통해 10진수 숫자를 표현하게 된다. 7-segment
    리포트 | 6페이지 | 1,000원 | 등록일 2023.10.17
    다운로드 장바구니
  • 자료 표지
    실습 9. 4-bit Adder 회로 설계 예비보고서 중앙대 아날로그 및 디지털 회로 설계 실습
    9-1. 실습목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.9-3. 설계실습 계획서9-3-1 전가산기 설계(A) 전가산기에 대한 진리표
    리포트 | 5페이지 | 1,000원 | 등록일 2021.07.17
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+
    the Verilog HDL.3) 한빛미디어. IT CookBook, 디지털 논리회로. 조합논리회로.4) ㈜한백전자. HBE-COMBO II – SE Verilog HDL 실습 Verilog HDL 문법 ... 한 문자 표시가 가능하다.- 7-Segment: 일반적인 7-Segment를 말하며, Common Cathode와 Common Anode Type이 있다. 본 과목의 실습장비 ... 을 전달하여 LED에 불이 들어오도록 한다.- 아래 그림은 좌측부터 차례대로 7-Segment핀, Common Cathode 7-Segment 회로, Common Anode 7
    리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    vhid 전가산기 이용 설계 보고서
    , Cout = 1A, B, Cin 모두 1이면 S = 1, Cout = 1전가산기 설계 과정을 통해 조합논리회로를 Verilog로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통 ... 해서는 case 형식을 배울 수 있다.실습내용실습 결과논리식1. 전가산기 연산은 다음 식과 같다. 이 식은 X, Y, Cin 3비트에 대해 산술 덧셈을 실행하는 조합논리회로이다. 이 ... 함수로 표현할 수 있다.S와 C의 부울함수전가산기 진리표,논리도를 통한 코딩wire : 회로에서 물리적인 연결선을 나타냄, 게이트 또는 module을 연결reg : 할당받은 값
    리포트 | 6페이지 | 1,500원 | 등록일 2020.12.11
    다운로드 장바구니
  • 자료 표지
    디지털시스템설계실습 논리게이트 결과보고서
    디지털시스템 설계 실습 1주차 결과보고서학과전자공학과학년학번성명1.실습결과p119 1번, p121 1-2번1. 그림과 같은 회로의 진리표를 작성하라.ABCF1F20 ... 0001010011100100010110011000011010111100011110015.다음 그림은 [연습문제 1]의 기본 논리 게이트 회로를 시뮬레이션한 결과 중 일부이다. 입력 a,b는 160ns에서 입력 신호 값이 바뀌 ... 는 architecture에서도 마찬가지이다. 시뮬레이션을 돌릴 때에는 노드를 추가해서 해야 하는 것도 배웠고 기본적인 프로그램을 다루고, 이를 이용해 논리연산을 구성하고 회로를 구성하는 것을 알
    리포트 | 6페이지 | 1,000원 | 등록일 2021.04.16
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 06월 11일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
12:05 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기