"논리회로실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

성결대 논리회로 아날로그 전전설2 래치와 플립플롭 4bit adder 결과 FPGA 사칙연산 디지털 설계 4bit adder 회로 설계 논리게이트

"논리회로실습" 검색결과 101-120 / 1,030건

판매자 표지는 다운로드시 포함되지 않습니다.

순차검출기와 32x8 sram verilog 설계

을 가진 순차회로를 설계함으로써 순차논리회로의 설계 과정을 깊이 이해한다.Verilog설계- 순차 검출기의 상태도- Verilog 코드 기술SD.vmodule SD(stepCLK ... 제목 - 실험 결과 보고서실습 목적앞에서 실습한 순차회로 설계는 상태가 천이하는 조건이 단순했는데, 입력이 많아지고 조건이 복잡해지면 상태 천이 조건도 복잡해진다. 다양한 조건

리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
아날로그 및 디지털회로 설계실습 / 결과보고서 / 11.카운터 설계 / A+성적인증포함 / 해당학기 전체성적포함

0. 요약Flip Flop을 활용한 순차식 논리회로인 비동기 8진 카운터와 16진 동기 카운터 회로를 제작하고 실험하였다. 먼저 스위치 ON/OFF시 발생하는 Chattering ... 하였으며, 8진 비동기 카운터와 유사하게, 최대 표현 숫자 1111에서 스위치를 누르면 초기상태 0000으로 바뀌는 것을 확인했다.1. 서론설계실습계획서에서 8진 비동기 카운터 회로 ... 현상을 방지하기 하기 회로를 추가한 경우와 그렇지 않은 경우에서, 스위치의 출력을 비교했다. 그리고 스위치를 눌러가며 000에서 111까지 토글되며 8진 비동기 카운터가 올바르

리포트 | 6페이지 | 1,500원 | 등록일 2020.11.13

다운로드 장바구니
디지털 시스템 설계 및 실습 전감산기 설계

와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합 논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통해서는 if ... 전감산기 설계1. 실습목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리에서 발생하는 빌림수를 고려해야한다. 그리고 감산한 결과

리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
[PPT] 한눈에 들어오는 깔끔한 대학 / 취업 용 포트폴리오 양식 (프로젝트 관련)

공학부 이수교과과정 로드 맵 전기회로 및 실험 전자회로 및 실험 자동화 회로 실 무 전력전자회로 실 험 제도 및 CAD 3 차원 CAD 디지털 논리회 로 컴퓨터 프로그래밍 E ... 컨트롤러 응 용 모터 실험교과목에 대한 개인적 견해 (1) 프로그래 밍 창의 과제 체계적인 교과과정 실습위주의 강의내용 학생 참여도 팀 프로젝트 얻는 것이 많은 교과목 제한적 재료

ppt테마 | 10페이지 | 1,500원 | 등록일 2022.01.11 | 수정일 2022.01.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

논리 회로 및 신호선을 연결하기 때문에 동작 속도가 빠르다는 장점이 있으며 ACTEL, QUICKLOGIC, CROSSPOINT 등이 그 예)으로 크게 구분 지을 수 있 ... 를 이용하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서 ... 배치하고 연결함으로써 디지털 회로를 디자인하고, Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration까지 수행해서 동작을 확인

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

다운로드 장바구니
verilog + fpga 엘리베이터 구현 코드 (층수, 문 열림닫힘, 화살표 등)

"verilog + fpga 엘리베이터 구현 코드 (층수, 문 열림닫힘, 화살표 등)"에 대한 내용입니다.

리포트 | 9페이지 | 2,500원 | 등록일 2023.10.12 | 수정일 2023.11.28

다운로드 장바구니
판매자 표지

A+ 중앙대 아날로그및디지털회로설계실습 족보 시험자료, 02 03 04 05 06 07 08 09 10

[실습 02]✅ SMPS – 일정한 직류전압을 부하에 공급해주는 직류 인정화 전원이다.DC/DC converter 이랑 부궤환 제어 회로 PWM으로 구성됨.부궤환 제어 회로 ... ]✅ 전압제어 발진기✅ 적분기 회로둘 다 모두 선형적인 식이 나오게 되고 기울기는 저항들에 의해서 결정되게 된다.[실습 06]✅ 위상 제어 루프 (Phase Locked Loop ... )✅ Integer-N PLL✔ Divider[실습07]디지털시스템 -> 입출력을 두 개의 전압 값이나 레벨로 나타냄. 전압 값으로 나타낼 때 양논리시스템, 음논리시스템 두가지

시험자료 | 16페이지 | 2,000원 | 등록일 2024.03.13 | 수정일 2024.03.20

다운로드 장바구니
아날로그 및 디지털 회로 설계실습 결과보고서7

1. 서론논리 게이트 소자를 이용하여 여러 논리 게이트 회로를 구성하고 예상한 진리표와 결과가 맞는지 확인하는 실습을 진행했다. 또한 시간 딜레이를 측정하여2. 설계 실습 내용 ... 하여 NAND, NOR, XOR 게이트의 진리표와 등가회로를 작성하고 두 입력의 모든 경우에 대해 출력 전압의 값을 측정한다.NAND 게이트3. 결론본 설계실습에서는 논리 게이트 ... 소자를 가지고 다른 논리 게이트 회로를 구성하는 실험을 진행했다. 관찰한 값으로 진리표를 작성하여 비교했다. (A) AND, OR, NOT 게이트를 사용하여 NAND, NOR

리포트 | 13페이지 | 1,000원 | 등록일 2024.07.05

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 9차 결과보고서

에 따라 출력이 결정되는 조합 논리 회로를 설계하는 방법을 익히고, 조합 논리 회로의 가산기 회로 중 전가산기 회로를 설계하였다. 또한 기존의 실험실습과는 다르게 DMM을 통해 입 ... 아날로그 및 디지털 회로 설계 실습결과보고서설계실습 9. 4-bit Adder 회로 설계소속중앙대학교 창의ICT공과대학 전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜 ... 2023.11.16제출날짜2023.11.234-4. 설계 실습 내용 및 분석4-4-1. 설계한 전가산기 회로의 구현 (2-level 로직 회로)설계실습계획서에서 그린 2-단계 전가산기

리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
아날로그 및 디지털 회로 설계실습 예비보고서 11주차

9-1. 실습목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.9-2. 실습 준비물9-3. 설계실습 계획서9-3-1 전가산기 설계(A ... 하는 논리회로이다.(B) Karnaugh 맵을 이용하여 간소화 된 Sum of product 또는 Product of sum 형태의 불리언 식을 구한다.

리포트 | 6페이지 | 1,000원 | 등록일 2024.07.05

다운로드 장바구니
판매자 표지

[A+결과보고서] 실습 10. 7-segment / Decoder 회로 설계

아날로그 및 디지털 회로 설계 실습-실습 10 결과보고서-7-segment/Decoder 회로 설계학 과 :담당 교수님 :제출일 :조/ 학번 / 이름 :10-4. 설계 실습 내용 ... 하였다.그림 1.10-4-2 7-Segment 구동 회로 설계설계실습계획서 10-3-3에서 그린 7-segment 구동 회로에 토글 스위치를 추가하여 설계한다. 10가지 다른 입력 값 ... 하였으며, 회로가 정상적으로 동작하였고 결과 또한 이전에 작성했던 진리표대로 측정되었기 때문이다.10-5-2 무엇을 느꼈는가? 또 이 설계실습을 통하여 무엇을 배웠는가?이번 실습

리포트 | 12페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
판매자 표지

아날로그 및 디지털회로 설계 실습 실습9_4-bit Adder 회로 설계_결과보고서

1. 목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.2. 요약AND, OR, NOT gate를 이용하여 2-단계 전가산기 회로를 설계 ... 와 Karnaugh 맵은 다음과 같다.4. 설계 실습 내용 및 분석9-4-1 설계한 전가산기 회로의 구현(2-level 로직 회로) 설계실습계획서에서 그린 2-단계 전가산기 회로 ... 하고 Switch를 통해 입력을 변화시키며 결과를 관찰하였다. 출력단에 LED를 추가하여 출력을 확인하였다. 또한 전가산기 회로를 XOR gate를 이용하여 설계하고 입력을 변화

리포트 | 11페이지 | 1,000원 | 등록일 2024.08.27

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 9차 예비보고서

.11.161. 실습 목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.2. 실습 준비물실습 준비물부품저항 330Ω, 1/2 W, 5%AND ... 아날로그 및 디지털 회로 설계 실습예비보고서설계실습 9. 4-bit Adder 회로 설계소속전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜2023.11.16제출날짜2023 ... 조합 논리 회로를 설계한다.(B)에서 XOR 게이트를 사용하여 간소화한 boolean 식은 아래와 같다이러한 boolean 식에 따라 로직 회로를 설계하면 와 같이 나온다.두 회로

리포트 | 8페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
판매자 표지

논리회로및실험 레포트

논리회로및실험 예비레포트20000001 임0000000000학부1. 내용:(1) NAND 게이트 Hyperlink "http://terms.naver.com/entry.nhn ... ?docId=2835921&ref=y" AND 게이트와 반대로 부정 논리곱을 구현한 디지털 논리 회로의 일종으로, [그림]의 표준 논리 기호에 나타난 것처럼 두 개 이상의 입력과 하나 ... ?docId=2835924" NAND 게이트 [NAND gate] (두산백과)(2) NOR 게이트OR 게이트와 반대로 부정 논리합을 구현한 디지털 논리 회로의 일종으로, [그림

리포트 | 4페이지 | 1,000원 | 등록일 2024.07.14 | 수정일 2024.07.20

다운로드 장바구니
[A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 9. 4-bit Adder 회로 설계

회로에서 그 출력이 생각하고 있는 시점에서의 회로 입력 값만으로 정해지는 회로를 의미한다. 본 실습 9에서는 이러한 조합 논리 회로의 예로 두 개 이상의 수를 입력하여 이들의 합 ... 을 출력으로 나타내는 회로인 가산기 회로를 설계해보았다. 본 실습 9를 통해 조합논리회로의 예시인 전가산기의 동작과 기능에 대해 학습할 수 있다.9-2. 설계실습 내용 및 분석9 ... 요약 : 본 실습 9에서는 3가지 실험을 진행했다. 첫 번째로, AND/OR gate를 이용하여 전가산기 회로를 구현하고 전가산기의 진리표와 동일하게 회로가 동작하는 것을 확인

리포트 | 7페이지 | 1,000원 | 등록일 2023.02.06 | 수정일 2023.02.10

다운로드 장바구니
판매자 표지

전전설2 실험 1 예비보고서

실험1. TTL design9/1~9/8전자전기컴퓨터공학부 2019440019 김민지1. 실험 목적TTL을 이용한 논리 회로 구성을 이해하고 다음과 같은 내용을 포함하여 실험 및 ... 설계 능력을 함양한다.- OR 게이트논리 회로 실험- XOR 게이트논리 회로 실험- 반가산기 회로 실험- 전가산기 회로 설계2. 배경 이론 및 사전조사[2-1] TTL과 CMOS ... = 300Ω[2-4] 1-bit 반가산기와 전가산기에 대하여 논리 회로도 및 동작을 조사하시오.두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리

리포트 | 8페이지 | 1,000원 | 등록일 2023.11.17

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab05(예비) / 2021년도(대면) / A+

) 교안의 1:4 Demux의 진리표로부터 논리회로를 Karnaugh Map을 이용한 최적화 방법으로 설계하시오.- , , ,(5) 모든 실습에 대하여 Verilog HDL 코딩 ... (1) 조합 논리 회로- 논리 곱(AND), 논리 합(OR), 논리 부정(NOT)의 세가지 기본 회로를 조합하여 구성한 논리 회로- 출력이 입력에 의해 결정됨.- 논리 게이트 ... :4 Decoder의 진리표로부터 논리회로를 Karnaugh Map을 이용한 최적화 방법으로 설계하시오.- , , ,(2) 교안의 4:2 Encoder의 진리표로부터 논리회로

리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 7차 예비보고서

아날로그 및 디지털 회로 설계 실습예비보고서설계실습 7. 논리함수와 게이트소속전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜2023.11.02제출날짜2023.11.021 ... 딜레이를 측정할 수 있는 방법에 대해 조사하고, 딜레이를 가장 정확하게 측정할 수 있는 방법의 실험 방법을 설계한다.전파 지연 시간은 논리회로가 입력신호를 받고서 출력 결과 ... 의 펄스라고 해도 실제로는 시간 축에서 서로 다른 펄스로 인식되어야 하는 경우가 생긴다.따라서 논리회로 설계 시에는 전파 지연 시간을 정확하게 확인할 필요가 있다.AND 게이트

리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
아날로그 및 디지털회로설계실습 4-bit Adder

아날로그 및 디지털회로 설계실습예비 REPORT9. 4-bit Adder 회로 설계분 반교 수 명실험 날짜제출 날짜조학 번이 름요약 : 조합논리회로의 설계 방법을 이해하고 조합 ... 논리회로의 한 예로 가산기 회로를 설계한다.1. 서론조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.2. 실험결과9-3. 설계실습 계획서9-3-1 ... 한다.3. 결론조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.참고 자료를 올려주신 조교님께 감사의 말씀을 드립니다. 기존의 학습했던 내용을 토대로 실습을 하면서 이해도가 높아졌습니다.4. 참고문헌- 아날로그 및 디지털회로 설계실습 교재

리포트 | 4페이지 | 1,000원 | 등록일 2021.12.15

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 예비보고서9

아날로그 및 디지털 회로설계실습(실습9 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 9. 4-bit Adder 회로 설계 ( 부울 대수 및 조합논리회로 ... )실습날짜2021.11.15. 17시교과목 번호제출기한2021.11.14. 24시작성자제출날짜(이클래스)2021.11.14.1. 목적조합논리회로의 설계 방법을 이해하고 조합논리회로 ... 의 한 예로 가산기 회로를 설계한다.2. 실습 준비물부품저항 330Ω, 1/2W, 5%10 개Inverter 74HC044 개NAND gate 74HC005 개NOR gate 74

리포트 | 6페이지 | 1,500원 | 등록일 2022.09.14

다운로드 장바구니

이전10개 1 2 3 4 567 8 9 10 다음10개

파워링크

신청하기