"논리회로실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

성결대 논리회로 아날로그 전전설2 래치와 플립플롭 4bit adder 결과 FPGA 사칙연산 디지털 설계 4bit adder 회로 설계 논리게이트

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실습" 검색결과 221-240 / 1,035건

아주대학교 논리회로실험 / 1번 실험 예비보고서

)? 임석구 외 1인 공저, 『디지털 논리회로 (이론, 실습, 시뮬레이션)』, 제 3판, 2015? ALLDATASHEET, (2020.09.07.), (2020.09.07 ... ) 법칙에 대해 이해한다.2. 실험 이론논리회로컴퓨터는 일반적으로 0(Low) 혹은 1(High)의 이진수로 데이터를 처리한다. 이처럼 전기 신호를 논리값으로 인식하고 처리 ... 하는 전자회로를 논리회로라고 한다.논리값(Logic Value)Digital Logic에서는 물리량 대신 논리값을 사용한다.Low낮은 전압 신호 (0 V), 논리 0으로 해석Logic

리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
2019년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비8 래치와 플립플롭

1.실습 목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다..2.실습 준비물부품Inverter 74HC04 3개 ... NAND gate 74HC00 6개3.설계실습 계획서3.1 RS 래치의 특성 분석동작상태를 살펴보면, R과 S의 입력에 0 또는 1을 가하면 출력 Q 또는 Q‘를 얻게 된다

리포트 | 3페이지 | 1,000원 | 등록일 2020.09.05

다운로드 장바구니
서울시립대학교 전전설2 1주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

(Complementary metal-oxide-semiconductor) HYPERLINK \l "주석2"[2]CMOS는 MOSFET을 활용해 만든 디지털 논리 회로이다. CMOS ... 의 상태에 따라 출력 값이 결정되는 논리 회로이다.이는 지금 사용하는 다양한 전자기기들의 기반이 된다. 예를 들어 컴퓨터, 핸드폰, 시계, …, etc이러한 기기들은 memory ... 하게 되었다. 이전에 마이크로프로세서에서 배우긴 했지만, 이번 실습에서 combo Box를 보니 어떤 식으로 순차 회로를 설계하는지 알 수 있었다. 또한, 오래간만에 PSpice

리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
메카트로닉스 마이크로프로세서 Shift Register

프로세서란 : 마이크로프로세서는 산술/논리/통신/제어 기능을 하는 디지털 회로를 가진 VLSI(Very Large Scale Intergation)이라고 칭한다. 이러한 마이크로 ... ) 데이터가 출력된다.2.실험 방법첫 번째 실습shift register 74HC595를 이용한 출력포트 확장[동작 : 0.5초 간격으로 0부터 59까지 증가][ 첫 번째 회로도 ]첫 번 ... 메카트로닉스 및 실습보고서[마이크로프로세서(3)Shift Register]1.실험 개요- 실험 목적마이크로프로세서와 마이크로컴퓨터를 활용하여 마이크로프로세서(3) shift

리포트 | 8페이지 | 2,000원 | 등록일 2021.06.11

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 래치와 플립플롭 예비보고서

>8-1. 실습목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.8-2. 실험준비물부품NAND gate 74HC00 ... (Function generator) 1대점퍼선 다수8-3. 설계실습 계획서8-3-1 RS 래치의 특성 분석(A) RS 래치의 진리표를 나타내고, 아래 그림 RS 래치의 이론적인 상태도를 그린다.

리포트 | 7페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 결과 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,

odetest benchpinsimulation8) 실습[8] 응용과제다음 회로를 디자인 하시오.초기값: Q[0]=1, Q[1]=0, Q[2]=Q[3]=Q[4]=1출력: Q[0 ... 에서도 병렬입력/병렬출력, 그리고 4bit카운터를 중점으로 토의해보고자 한다.1) non-blocking 과 blocking실습1, 2, 3에서는 병렬입력/병렬출력을 다룬 회로였지만 모두 ... 코드가 달랐다. 각각의 경우에 따라 어떻게 회로가 동작했는지 살펴보고자 한다.실습1실습2실습3다음은 같은 회로를 각각 다른 코드로 설계한 것이다. 만약 같은 회로라면 출력도 같

리포트 | 25페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
조합논리회로 (전가산기,반가산기)

논리회로 및 실습결과 레포트1. 제 목 : 조합논리회로(전/반가산기)2. 내 용 :1)Half Adder(반가산기)반가산기는 2개의 입력 값을 받아 XOR게이트와 AND게이트 ... _C2)라는 출력 값을 갖는다.반가산기는 자신의 입력값과 출력값의 표현을 괄호를 사용하면서 명확히 나타내어 줍니다.코드구현3. 결 과 :1) 전가산기회로를 통해서 구현하면 출력 S

리포트 | 6페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

다운로드 장바구니
판매자 표지

2025 충남대 전자공학과 편입 최초합 학계서

기초이론에 대한 이해를 높였습니다. 특히 디지털 논리 회로 수업에서 간단한 디지털 회로 설계의 주요 개념을 익히며 전자공학 공부에 대한 의지가 더욱 강해졌습니다. 만약 조금이 ... 커리큘럼에는 없었던 현장 실습과목인 백마 인턴십 참여를 통해 대덕연구단지의 연구실 인턴으로 지원하여 회로설계와 최적화 과정에 대한 실무적 이해를 얻고 또한, 학부 연구생 참여를 통해 ... 취득 과정에서 배운 프로그래밍 지식을 활용해 설계한 회로를 간단히 시뮬레이션해 봄으로써 전공 수업 시간에 배운 이론을 실습으로 연결하여 더욱 깊이 이해할 수 있었습니다. 또한

자기소개서 | 3페이지 | 9,000원 | 등록일 2025.02.23 | 수정일 2025.03.02

다운로드 장바구니
Mux&Decoder2차레포트 디지털회로설계

REPORT기본로직 설계 및 시뮬레이션 검증제출일2020전 공전자공학과 목디지털회로설계학 번.담당교수.이 름.제 1장 서론1-1 1차 레포트의 필요성 및 목적1-2 오늘 실습내용 ... 하고 구현한 회로를 DE2보드를 사용하여 동작 결과 확인하기논리게이트를 사용한 흐름제어예를 들어 AND게이트의 한쪽 입력을 ‘0’으로 고정하고 다른 한쪽 입력을조절하여 입력을 전달 ... 실습을 진행하였고 보드에 적용 시켜보았다.실습을하다 schematic 설계의 RTL viewer과 VHDL의 RTL viewer이 좀 많이 다른 것 같았다VHDL 결과는 컴퓨터의 판단에 의한 가장 최적화된 회로를 보여준다고 배웠기에

리포트 | 15페이지 | 2,000원 | 등록일 2022.01.05

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+

고 디지털 논리회로를 설계하는 여러 가지 방법론을 학습한다. 또한 설계한 로직을 시뮬레이션하기 위한 테스트 벤치의 작성법을 익히고 사용한다.나. 실험 이론(1) HDL의 종류a ... , Behavioral modeling을 이용한 방법(if, for 문 등을 사용)과 같은 여러 가지 방법론을 통해 디지털 논리회로를 설계할 수 있다. 또한 위와 같은 방법을 사용하여 설계 ... ) [실습 1] bit operators를 이용하여 2-input AND 게이트 설계Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 AND Gate

리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
디집적, 디지털집적회로설계 실습과제 11주차 인하대

다. 논리 구현부에 총 4개의 PMOS와 4개의 NMOS가 사용되었고 입력 A_bar, B_bar를 위한 inverter 2개에 4개의 트랜지스터가 사용되어 총 12개의 트랜지스터 ... 로 구성되어 있다. 트랜지스터 레벨 회로를 살펴보면, 과제의 조건대로 mobility의 비율 를 만족하도록 transistor의 size를 구했을 때 에서 을 만족한다() 따라서 ... 었다.그림3은 위에서 추출한 XOR gate의 코드에 시뮬레이션 옵션을 추가해준 것이다.Input signal은 이전 실습에서 AND, NAND gate등을 시뮬레이션 할 때 사용

리포트 | 10페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
판매자 표지

122. (전공_PT 주제) 반도체 디지털 회로설계 의 개념과 기술동향을 설명한 후, HDL 코딩에 관하여 설명하시오.

게이트와 불 대수의 기본 개념을 배웁니다. 논리 연산자와 진리표를 사용하여 간단한 논리 회로를 설계하고 HDL 코드로 표현하는 방법을 학습합니다. 다만, 여기서 언급된 학사, 석사 ... 회로를 설계하기 전에 설계사양서를 분석하고 회로도를 해석하는 능력이 필요합니다. 예를 들어, 회로에서 사용될 논리 블록들과 그들 사이의 연결을 이해하고, 설계 목표와 요구사항을 파악 ... 를 최소화하기 위한 고급 전력 관리 기법을 학습합니다. 논리 최적화, 클럭 관리, 전력 제어 회로 등을 고려하여 HDL 코드를 설계하고 최적화하는 방법을 연구합니다.(8) 타이밍

자기소개서 | 8페이지 | 3,000원 | 등록일 2023.06.09 | 수정일 2024.06.05

다운로드 장바구니
판매자 표지

A+ 결과보고서 논리함수와 게이트

리포트 | 4페이지 | 1,000원 | 등록일 2022.03.27

다운로드 장바구니
정보통신기초 설계

]를 토대로 작성한 결과 표이다. 이를 통해 주어진 NAND게이트로 구성한 SR-FF은 부논리회로로 S가 0일 때 set이 동작하여 Q는 1이되고, R=0일 때 Reset이 동작하여 Q ... 었다. 이 실험을 진행하는 과정에서 NAND게이트로 구성된 RS-FF회로는 부논리회로로써 S=0일 때 set이 작동하여 Q가 1이 되고 R=0일 때 reset이 작동하여 R=1이 됨 ... Edition 10.4a팀원 역할 분담 내역 : 온라인 실습4. 실험 결과실험 절차실험 1주어진 NAND게이트로 구성한 RS-FF의 logic diagram에 따라서 Verilog

리포트 | 6페이지 | 1,000원 | 등록일 2022.03.21

다운로드 장바구니
디지털 시스템 설계 및 실습 병렬 직렬 변환회로 설계 verilog

시킨다. 따라서 병렬 입력을 갖는 시프트 레지스터를 이용하면, 병렬로 입력된 데이터를 매 클럭마다 1비트씩 출력시키는 병렬-직렬 변환회로도 설계할 수 있다. 이 실습을 통해 시프트 레지스터 ... 1. 실습목적레지스터는 데이터를 저장하기 위해 사용되는 기억장치다. 레지스터의 종류는 다양하며, 시프트 레지스터는 클럭이 입력될 때 마다 저장된 데이터를 1비트씩 이동

리포트 | 3페이지 | 1,000원 | 등록일 2021.03.24

다운로드 장바구니
판매자 표지

[평가기준안][계획서] 1학기 정보 평가기준안입니다. 정보평가기준안은 작성하기가 매우 까다롭습니다. 따라서 본 샘플을 참고하시면 작성하기가 훨씬 수월하실 겁니다.

화 할 수 있다.논리회로와 응용정1221-2.기본 논리회로 및 조합논리회로를 설명할 수 있다.단원교육내용성취기준3. 정보의 표현과 관리1. 정보의 효율적 표현정보의 표현정1231-1 ... 의 구과 정보사회정보과학의 분야, 미디어의 변화와 정보윤리정보의 윤리적 활용정보보안과 대응기술, 정보기술의 발달과 정보윤리정보기기의 구성과 동작컴퓨터의 구성과 동작디지털설계, 논리회로 ... 내용성취기준성취수준정1221 불 대수와 논리 연산을 이해하고, 기본적인 논리 회로를 설계한다.정1221. 디지털 설계의 불 대수와 논리 연산을 이해하고, 기본적인 논리 회로를 설계

리포트 | 6페이지 | 5,000원 | 등록일 2021.01.01 | 수정일 2021.01.04

다운로드 장바구니
논리회로설계실험_반가산기/전가산기 결과레포트

논리회로설계 실험 결과보고서 #2실험 2. 조합회로 설계1. 실험 목표반가산기와 전가산기에 대해서 이해하고, 반가산기와 전가산기를 세 가지 모델링 방법으로 설계한다. 또한 ... , Schematic Design으로 반가산기과 전가산기의 논리회로를 그려보고 시뮬레이션을 통해 논리회로가 제대로 그려졌는지 확인해본다. 이를 모듈화하여 4bit와 8bit 병렬 가산기 ... 까지 그려본다.2. 실험 결과- 실험 1. 반가산기1) 진리표반가산기는 한 자리 2진수 2개를 입력하여 합(Sum)과 자리올림(Carry)을 계산한 덧셈 회로이므로 다음의 식

리포트 | 12페이지 | 2,500원 | 등록일 2021.10.09

다운로드 장바구니
u Processor 설계

산술연산, 논리연산 및 시프트를 수행하는 중앙처리장치 내부의 회로 장치이다. ALU는 독립적으로 데이터 처리를 수행하지 못하며 반드시 레지스터들과 조합하여 처리해야 한다. 산술 ... 를 취하는 회로이다. 상태 레지스터는 연산 결과의 상태를 나타내는 플래그를 저장하는 레지스터이다. 이번 설계 실습에서는 add, sub, AND, OR 연산을 다루게 된다.코드 및 ... 설명출력 결과MUXMUX 란?다중화기 multiplexer를 뜻하고 그 기능으로는 다중의 입력 신호 중에서 조건에 맞는 특정의 입력 신호를 하나만 선택하여 출력하는 논리 회로 이

리포트 | 18페이지 | 2,000원 | 등록일 2020.10.05

다운로드 장바구니
부산대학교 기전실 학번 순차회로

논리회로 및 기초전자전기실험으로 배운 지식을 활용하여 학번을 출력하는 순차회로를 설계하는 과정입니다. 이론과 직접 설계해 보는 것은 다르고, 설계가 잘못 ... 되었을 경우 실험실에서 모든 것을 처음부터 해야 하는 경우가 발생할 수도 있습니다. 주변에 학번 순차 회로부터 힘들어하는 친구들이 많아서 도움을 주고자 작성하게 되었습니다. 저희 ... 분반의 경우 D Flip Flop을 사용한 회로와 JK Flip Flop을 사용한 회로 두 종류를 모두 설계하는 것이 예비 보고서였으며, 실험실에서는 둘 중 하나만 구현하는 것

리포트 | 9페이지 | 1,500원 | 등록일 2021.07.18

다운로드 장바구니
SR래치, NOR

논리회로 및 실습결과 레포트1. 제 목 : SR 래치 (NOR) 구현2. 내 용 :실습한 내용이번 실습에서는 nor 게이트를 이용한 sr-latch를 해보았습니다. 그림에서 보

리포트 | 5페이지 | 2,500원 | 등록일 2021.01.11 | 수정일 2021.01.14

다운로드 장바구니

이전10개 7 8 9 10 111213 14 15 16 다음10개

파워링크

신청하기