"전전설레포트"의 검색결과 입니다.

통합검색(1,509)
리포트(1,464)
시험자료(20)
방송통신대(18)
자기소개서(4)
논문(2)
ppt테마(1)

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 시립대 전전설1 전전설3 7주차

판매자 표지는 다운로드시 포함되지 않습니다.

"전전설레포트" 검색결과 121-140 / 1,509건

서울시립대학교 전전설2 5주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#05 Combinational Logic 2(Encoder/Decoder & Mux/Demux)담당 교수담당 조교실 험 일학 번 ... 가 바뀌기 전까지 계속 유지하는 회로이다. 따라서 출력 Q을 0 또는 1로 상태전이가 필요하다. 래치 종류에 따라 입력은 한개 또는 두개를 사용한다.논리 회로 시스템 설계에서 경우

Non-Ai HUMAN
| 리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
서울시립대학교 전전설2 4주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#04 Combinational Logic 1(Arithmetic Logic and Comparator)담당 교수담당 조교실 험 ... 반가산기를 if 문을 사용하는 Behavioral Level modeling으로 설계하시오.- 진리표ABCS0000010110011110(2) Lab 2- One-bit 전가산기

Non-Ai HUMAN
| 리포트 | 16페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
서울시립대학교 전전설2 6주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

Post-Lab Report- Title: Lab#06 Sequential Logic 1(Flip-Flop, Register, SIPO, counter)담당 교수담당 조교실 험

Non-Ai HUMAN
| 리포트 | 19페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
서울시립대학교 전전설2 3주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

Post-Lab Report- Title: Lab#03 Introduction to Verilog HDL담당 교수담당 조교실 험 일학 번이 름1. Introduction (실험 ... . HYPERLINK \l "주석2"[2]우선 wire과 reg의 차이를 보이기 전에 blocking과 non-blocking에 대해서 알아보자.첫 번째 경우는 수행이 blocking

Non-Ai HUMAN
| 리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 예비 레포트 Combinational Logic 1

의 정수를 4비트로 표현하는 방식Module instantiation에서 포트의 순서에 의한 매핑과 이름에 의한 매핑전가산기를 예로 들어 Module instantiation ... ) One bit 전가산기1) 1비트 반가산기의 module instantiationmodule instantiation 이용한 Full_adder* test bench와 pin ... 과본 실험에서는 자일링스 프로그램을 통해 조합회로인 1bit반가산기, 1bit, 4bit전가산기, 4bit 비교기를 베릴로그 언어를 사용해 시뮬레이션을 진행하게 된다.1bit반가산기

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
서울시립대학교 전전설2 2주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#2 Schematic Design with Logic Gates담당 교수담당 조교실 험 일학 번이 름목 차1

Non-Ai HUMAN
| 리포트 | 15페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.10.24

다운로드 장바구니
서울시립대학교 전전설2 3주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#03 Introduction to Verilog HDL담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction ... Hex40100(3) Verilog 에서 wire 형과 reg 형의 차이점을 조사하시오. HYPERLINK \l "주석2"[2]우선 wire과 reg의 차이를 보이기 전

Non-Ai HUMAN
| 리포트 | 15페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
서울시립대학교 전전설2 9주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#09 LCD Control담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개

Non-Ai HUMAN
| 리포트 | 24페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.20

다운로드 장바구니
서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#07 Sequential Logic 2(Finite State Machine)담당 교수담당 조교실 험 일학 번이 름목 차1

Non-Ai HUMAN
| 리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
[전자전기컴퓨터설계실험1] [전전설1] 노드해석, 메쉬해석, 그리고 중첩의 원리 예비레포트

\l "_Toc448323965" 3.1예비보고서 (pre-lab report)의 작성 PAGEREF _Toc448323965 \h 4 Hyperlink \l "_Toc ... , Oscilloscope, Multimeter2.2 실험 부품저항, Bread boardIII. 실험 방법 및 예상 실험 결과예비보고서 (pre-lab report)의 작성Node

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2019.11.16

다운로드 장바구니
서울시립대학교 전전설2 1주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#1 Design with TTL Gates담당 교수담당 조교실 험 일2019. 09. 10 (Tuesday)학 번이 름목 차1 ... 경우 5V에 연결할 때 필요한 전압 값은 이다. LED 데이터 시트(5) 반가산기AND와 XOR을 활용해 1비트 가산이 가능한 형태이다.하지만, 이 반가산기 모델은 올림(전가산기 ... 의 Cin 부분)의 연산이 불가능해서 대수의 연산이 불가능하다. 1-bit half adder HYPERLINK \l "주석6"[6](6) 전가산기반가산기의 형태에서 입력이 한 개

Non-Ai HUMAN
| 리포트 | 14페이지 | 무료 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
서울시립대학교 전전설2 4주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

Post-Lab Report- Title: Lab#04 Combinational Logic 1(Arithmetic Logic and Comparator)담당 교수담당 조교실 험 ... -bit 전가산기를 다음의 두 가지 방법으로 각각 설계하시오.- 진리표ABCinCoutS0000000101010010111010001101101101011111i) module ... instantiation과 결과가 동일하다.나. Results of Lab 2.- One-bit 전가산기를 다음의 두 가지 방법으로 각각 설계하시오.i) module instantiati

Non-Ai HUMAN
| 리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
서울시립대학교 전전설2 1주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

, es from this Lab이번 실험을 위해 예비레포트를 작성하며 조합 회로와 순차 회로의 차이를 조사하게 되었는데, 이번 전전설에서 수행하게 될 순차 회로를 대략적으로 이해 ... Post-Lab Report- Title: Lab#1 Design with TTL Gates담당 교수담당 조교실 험 일학 번이 름1. Introduction (실험에 대한 소개 ... 다. LED 데이터 시트(5) 반가산기AND와 XOR을 활용해 1비트 가산이 가능한 형태이다.하지만, 이 반가산기 모델은 올림(전가산기의 Cin 부분)의 연산이 불가능해서 대수

Non-Ai HUMAN
| 리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
서울시립대학교 전전설2 9주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

Post-Lab Report- Title: Term Project담당 교수담당 조교실 험 일학 번이 름1. Results of this Lab (실험 결과

Non-Ai HUMAN
| 리포트 | 27페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.11.08

다운로드 장바구니
서울시립대학교 전전설2 7주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

Post-Lab Report- Title: Lab#07 Sequential Logic 2(Finite State Machine)담당 교수담당 조교실 험 일학 번이 름1

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
서울시립대학교 전전설2 5주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

Post-Lab Report- Title: Lab#05 Combinational Logic 2(Encoder/Decoder & Mux/Demux)담당 교수담당 조교실 험 일학 번

Non-Ai HUMAN
| 리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.20

다운로드 장바구니
서울시립대학교 전전설2 8주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#08 Peripherals(7-segment and Piezo Control)담당 교수담당 조교실 험 일학 번이 름목 차1

Non-Ai HUMAN
| 리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
서울시립대학교 전전설2 6주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#06 Sequential Logic 1(Flip-Flop, Register, SIPO, counter)담당 교수담당 조교실 험

Non-Ai HUMAN
| 리포트 | 16페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

전자전기컴퓨터공학부 설계 및 실험2Pre La-03Introduction to Verilog HDL실 험 날 짜학 번이 름목차1. 실험 목적··········································32. 배경 이론·····················..

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 (결과레포트와 예비레포트 동시에) 1주차 Lab01 TTL gates Lab on Breadboard

TTL을 이용하여 OR 게이트, XOR게이트, 반가산기, 전가산기 논리회로 실험 및 설계를 진행한다.2. 배경이론1) OR 게이트 논리 회로- 입력 중 어느 하나라도 1이 되면 결과 ... 은 (5-2)/10mA = 300 옴 이상의 저항이 필요함을 알 수 있다.(4) 1-bit 반가산기(half adder)와 전가산기(full adder)에 대하여 논리회로도 및 동작 ... 분석한다.[반가산기 실습 회로]5) 실습 5 : 전가산기 회로실험(1) 교안의 회로를 참고하여breadboard회로를 구성한다.(2) TTL(7486 XOR Gate IC/7408

Non-Ai HUMAN
| 리포트 | 23페이지 | 3,000원 | 등록일 2020.07.27

다운로드 장바구니

이전10개 2 3 4 5 678 9 10 11 다음10개

파워링크

문서 초안을 생성해주는 EasyAI

안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.

저는 아래와 같이 작업을 도와드립니다.

- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.

- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.

- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!

이런 주제들을 입력해 보세요.

- 유아에게 적합한 문학작품의 기준과 특성

- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요

- 작별인사 독후감