"2단논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 쉬프트 레지스터 카운터 카운터 회로 전전설2 7 세그먼트 plc 단안정 파형 VOR

판매자 표지는 다운로드시 포함되지 않습니다.

"2단논리회로" 검색결과 1,281-1,300 / 2,057건

판매자 표지

9.DAC & ADC[결과]

-결과 보고서-1. 실험결과(1) D/A converter- 위의 D/A converter회로에서 7490 IC 소자를 사용하는데 이 소자는 2진 카운터와 5진 카운터가 내장 ... 단자이다. 이를 고려하여 pspice를 이용하여 위의 그림과 같이 회로를 설계하였다. 카운터의 입력단에 클럭과 reset, preset단자에 적당한 신호를 입력해주고, 7404 ... 을 시뮬레이션 하면 위의 파형과 같이 사각파가 출력되어 디지털로 표현한다. -3.5V가 -4.5V보다 크므로 -3.5V일 때 비교기의 출력값이 논리적으로 1이 되는 구간이 더 길다.2. 실험

리포트 | 10페이지 | 2,000원 | 등록일 2011.07.05

다운로드 장바구니
논리회로 기초이론

* 논리회로 기초* 10진수의 소수를 r진수로 변화하려면 소수값에 기수를 곱하여 나온 정수가 r진수로 변환한 값이 된다.* 부호-보수방식(숫자부분으로만 구성)1의보수 : 역수 ... , 0100, 1011, 1010, 1001, 1000, 1111)* 그레이코드1. 한 번에 한 자리만 변한다.2. 오른쪽 우선으로 변한다.(단, 같은 수가 있을 경우는 변하지 않 ... 는 0이된다.* 카르노맵을 이용하여 F'에 대한 곱의 합을 구한 후에를 다시 보수를 취하여 F의 합의 곱을 구할 수 있다.1. 함수를 간략히하고 곱의 합 형태로 나타낸다.2. 1단

시험자료 | 7페이지 | 1,500원 | 등록일 2008.10.17

다운로드 장바구니
논리회로실험 - 플립플롭 및 래치

◈제목- 플립플롭 및 래치 ( Flip-Flop , Latch)◈목적순차식 논리회로의 기본 소자인 플립플롭과 래치의 여러 종류( D타입, T타입, RS타입, JK타입)에 대한 ... 기능의 차이를 알아보고 동작조건을 확인한다.◈이론※ 플립플롭의 동작과 종류순서논리 회로(Sequential logic circuit)는 현재의 입력 신호뿐만 아니라 일정 시간이 지난 ... 후에 출력 신호의 일부가 입력으로 궤환(Feedback)되어 출력 신호에 영향을 주는 회로이다.실제로 디지털 시스템은 조합 논리 회로만으로 되어있지 않고, 조합 논리 회로에 기억

리포트 | 6페이지 | 1,000원 | 등록일 2008.09.19

다운로드 장바구니
디지털전자실험 - counter 회로

ounter)논리상태 확인용 : LED, FND실험 3-1 4-bit 비동기식 업 카운터 회로회로도설치방법위의 그림과 같이 4개의 J-K 플립플롭(2개의 7476)을 이용하여 4 ... ( f = 1Hz , Vp-p = 5V , Offset = 2.5V)를 이용하여 트리거 시키면서 Q0~Q3의 논리 상태를 측정하여 측정결과를 기록한다.① 브레드보드에 위의 회로 ... ) 신호 ( f = 1Hz , Vp-p = 5V , Offset = 2.5V)를 이용하여 트리거 시키면서 Q0~Q3의 논리 상태를 측정하여 측정결과를 기록한다.① 브레드보드에 위

리포트 | 12페이지 | 2,000원 | 등록일 2009.01.30

다운로드 장바구니
전자회로 프로젝트 CMOS CS Amplifier 설계 프로젝트 (Pspice 실험, 출력 모두 수록)

전자회로 2 - 설계프로젝트 2설계 프로젝트CMOS Cascode Amp 설계설계목표1.설계절차1)설계회로 선택2.해석절차1) Bias 해석2) 소신호 해석3. 설계수정고찰관련 ... 컨덕턴스(gm)가 낮다는 문제가 있지만 게이트 전류가 거의 0인 장점이 있어 구조의 긴요해서 접합형 트랜지스터보다 고밀도 집적에 적절해서 현대의 집적 회로에 주류가 되고 있으며, 논리 ... 이론 정리제 목 : CMOS Cascode Amp 설계1. 설계 절차1) 설계회로 선택공정 선택공정ParameterNMOSPMOS993.83.8500180190680.7-0.83

리포트 | 14페이지 | 5,000원 | 등록일 2009.06.19

다운로드 장바구니
실험 7. Decoder & Encoder

: '08. 10. 27과목명: 논리회로실험교수명: 이재진 교수님분 반: 월8.5교시학 번: 200420026 / 200420031성 명: 김승욱 / 김용정실험 7. Decoder ... 형태 또는 단일 출력으로 변환시키는 것이 필요하다. 아래 그림은 2단 2진 카운터를 Decoding하는 Decoder의 예이다.K단 2진 카운터의 카운트 능력(2K)을 모두 이용 ... 하며 대표적인 것으로 10진수를 2진수로 변환하는 Encode가 존재한다. 인코딩할 때는 출력코드의 각 비트에 대해 논리 연산 가 필요하다. OR gate의 입력은 10진수를 2진수

리포트 | 8페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니
gate

실험 1. 논리 게이트1. 이 론논리 게이트(logic gate)란, 0 또는 1로 구성된 2 진 정보를 취급하는 논리 회로(logic circuit)로서, 일반적으로 2 개 ... 이상의 입력 단자와 하나의 출력 단자로 구성됩니다. 컴퓨터 회로를 구성하는 데 필요한 기본적인 논리 게이트에는 AND, OR, NOT 등이 있습니다.(1) 논리곱(AND 게이트)논리 ... " * "가 사용됩니다.(2) 논리합(OR 게이트)논리합은 입력되는 두 개 이상의 조건이 있을 때 입력 조건 중의 참이 하나 이상 존재하면 출력이 참이 되고, 반대로 입력 조건이 모두 거짓이

리포트 | 8페이지 | 1,000원 | 등록일 2008.09.26

다운로드 장바구니
컴퓨터구조 1장 주관식 연습문제

주관식 문제1. 순서 논리회로의 특성을 간단히 설명하시오.☞ 피드백을 가진 조합 회로로 구성된다.☞ 자체 내에 플립플롭과 같은 기억 회로를 가진다.☞ 클록 펄스에 의해 동기 ... 화 된다.☞ 입력 값과 현재 기억 상태에 의해 출력이 결정된다.2. 플립플롭 회로의 정의와 종류를 간단히 설명하시오.☞ 정의 : 1비트를 저장할 수 있는 기억 소자로서 신호의 상태 ... 를 일시적으로 유지 또는 기억시켜 두는 장치나 회로를 말하며 래치라고도 한다.☞ 종류 : RS플립플롭, JK플립플롭, T플립플롭, D플립플롭, 주종플립플롭3. RS플립플롭의 상태표

리포트 | 5페이지 | 1,500원 | 등록일 2008.10.30

다운로드 장바구니
[기능지도][기능훈련]기능지도(기능훈련)의 이론, 공업전자기기 기능지도(기능훈련) 사례, 정밀기기 기능지도(기능훈련) 사례, 통신기기 기능지도(기능훈련) 사례, 프레스금형 기능지도(기능훈련) 사례 분석

냐, 국제대회냐)3) 단계적 훈련 수립2. 훈련의 극대화를 위한 점검사항3. 훈련 내용 및 방법1) 학과 이론2) 회로스케치3) 조립 과제(전원부, 회로 설계, 조정 및 측정 ... ) 단을 체크 하여 작업시간을 효율적으로 관리한다.○ 고장수리 시 차분하고 냉철한 판단으로 회로를 단계적으로 점검 하고, 동작 상태를 면밀하게 검토한다.○ 정상 동작 상태가 확인이 된 ... 면을 기준으로 가공을 하고, 단, 밑면을 기준으로 2-Φ5H7 구멍을 가공했을 경우 Φ10H7 구멍은 밑면 기준으로 하지 말고 Φ5H7 구멍을 기준으로 가공한다.. ②번 부품

리포트 | 16페이지 | 6,500원 | 등록일 2011.03.18

다운로드 장바구니
기억소자(래치와 플립플롭) 회로

되게 되는 Sequenyial 논리 회로의 개념을 실험적으 로 확인한다. Latch와 FF의 차이점을 이해하고, 클록에 의한 타이밍 개념을 파악한다.2. 이론 및 관련원리쌍안전 ... 와 같이 회로를 구성하라.To sw1To sw2To sw5To sw4DCLKCLEARPRESET주1) 역 circle은 기능(CLEAR, PRESET등) 이 논리 “LOW” 일 때 ... 기억소자(래치와 플립플롭) 회로1. 목적2진 기억소자의 핵심이 되는 래치(Latch)와 플립-플롭(Flip Flop:FF)은 입력의 현재 조합 과 선행된 입력에 의해 출력이 결정

리포트 | 9페이지 | 1,000원 | 등록일 2007.10.19

다운로드 장바구니
교육행정-교육 조직론

중요한 사항을 지방의회로부터 위임받아 심의 ·의결하는 위임형 의결기구 2) 교육위원의 정수 : 7인 내지 15인의 교육위원으로 구성, 시 ·도별 정수는 인구, 지역적 특성 고려 ... 로 후보등록일로부터 과거 2년동안 정당의 당원이 아닌 자 5) 겸직의 금지 ① 국회의원, 지방의회의원 ② 국가공무원, 지방공무원, 사립학교 교원 (단 대학 전임강사 이상 교원제외 ... 2장 교육 조직론2장 교육조직론목차 제1절 조직의 개념 제2절 조직의 분류 - 공식조직 - 비공식조직 제3절 학교조직의 특성 - 학교조직의 일반적 특성 - 생산체제로 본 학교조직

리포트 | 15페이지 | 1,000원 | 등록일 2012.09.24

다운로드 장바구니
실험 1. BASIC GATES

을 작성하라.ABX000011101111ABY000011101111ABZ000011100110(3) 실험 (4)에 대해서도 (2)와 같은 과정을 반복하라.회로 a)ABX ... 특성 때문에 사용자가 자신에 회로에 맞게 출력단을 조절해 쓸 수 있는 장점이 있기 때문에 IC의 I/O pin을 주로 Open collector나 Open drain으로 구성하게 되 ... 실험 1. BASIC GATES◆ 실험 목적기본적인 logic gates에 대하여 알아보고 이러한 gate들로 구성된 logic 회로에서의 Boolean equation과 De

리포트 | 7페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니
쉬프트 레지스터 예비

1. 실험제목Shift Register2. 실험목적순서논리회로의 기본적인 응용회로가 되는 시프트 레지스터, 링 카운터, 존슨 카운터, 의사불규칙 이진수열 발생기 등을 구성 ... 은 모두 0이 되게 preset 과 Reset 을 걸어준다. 이렇게 함으로써 클럭 펄스 인가 수에 따라 Q1, Q2, Q3에 논리 1이 시프트 된다.이렇게 됨에 따라 5번째 클럭 ... 규칙 이진수열 발생기의사 불규칙 이진수열 발생기는 N개의 플립플롭을 사용하여 주기 2N-1 의 의사불규칙 이진수열을 발생시키는 회로이다. 비록 출력이 불규칙하지만 본래의 상태가 반복

리포트 | 5페이지 | 1,000원 | 등록일 2009.04.08

다운로드 장바구니
SHIFT REGISTER 예비보고서

예비보고서-SHIFT REGISTER-1. 목 적순서논리회로의 기본적인 응용회로가 되는 시프트 레지스터(shift register), 링 카운터(ring counter), 존슨 ... -링 카운터와 다른 점은 첫째단의 입력 J와 K를 각각 넷째단의 Q'와 Q로 바꾸어 취했다는 점-총 8가지의 출력상태가 나오게 된다-2N개의 출력상태가 나오므로 보다 효율적이다 ... 한다.2. 이 론시프트(자리이동) 레지스터-내부에 저장된 2진 정보를 우측, 혹은 좌측으로 이동시킬 수 있는 레지스터를 자리 이동-각 플립플롭의 출력이 다음 플립플롭의 입력이 되

리포트 | 4페이지 | 1,000원 | 등록일 2009.09.26

다운로드 장바구니
디지털 도어록 프로젝트 보고서

IC 칩3.4 기타 기구설계 및 구현 과정4. 로직웍스 회로도 (구현과정)4.1 처음 구상한 회로도4.1 2번째 회로도4.1 최종완성회로도결과 및 고찰5.1 회로도 기판 완성 모습 ... > 2번째 회로 > 최종완성 회로도)4.1 처음 회로 구상도4.1.1. 1번째 회로도의 스위치 역할* 클리어 - 모든 세그먼트를 ‘0’으로 LED를 점멸시켜주는 스위치* 클락 - 1 ... 었1. 2번째 회로도의 스위치 역할* 두 번째의 회로는 첫 번째의 회로의 스위치의 기능과 같다.4.2.2. 개선사항첫 번째회로에서 카운트된 값을 2,3,4번의 세그먼트로 옮기

리포트 | 13페이지 | 3,000원 | 등록일 2010.06.24 | 수정일 2018.06.10

다운로드 장바구니
실험 6. 시프트레지스터와 카운터

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: '08. 10. 27과목명: 논리회로실험 결과 ... 하게 동작하는 레지스터이다.옆의 입력을 보면 IC1에 H의 입력을 주었을 경우 clk가 바뀔 때 마다 출력값이 오른쪽으 로 이동을 하는 것을 볼 수 있다.실험 2. 집적회로 시프트 ... 듯 동작을 하는 회로이다. 위의 truth table을 보면 알 수 있듯shift pulse가 4 일 때 출력이 한 개가 남는 게 아닌 입력신호 2개를 그대로 계속 출력을 시켜주

리포트 | 17페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니
PLC제어 기초전기전자실험 보고서

의 바로 뒤에 붙여서 사용하며 원래의 연산 기능을 수정하여 수행한다.(2) 래더 다이어그램 방식(LD)LD는 릴레이 래더 논리 다이어그램에서 많이 사용되는 코일이나 접점 등의 그래프 ... 로 대두되는 언어로 이산 제어 시스템의 순차 논리를 그래픽하게 표현할 수 있다. SFC는 제어 프로그램의 순차적 논리를 명확히 표시하기 때문에 프로그램의 작성과 유지, 보수 관리가 쉽 ... 를 쉽게 찾을 수 있다. C언어와 사고방식이 비슷하여 PC 소프트웨어 기술자도 쉽게 다룰 수 있다.LD는 릴레이 논리 다이어그램에서 많이 사용하는 코일이나 접점 등의 그래픽 기호

리포트 | 10페이지 | 2,000원 | 등록일 2010.01.20

다운로드 장바구니
RC회로 실험 정리

한다.2.실험내용1)RC회로필터(Filter)는 입력으로부터 어떤 주파수의 허용된 신호는 출력쪽으로 통과시키고, 나머지는 차단하는주파수 선택회로이다. 즉 모든 주파수 중 선택 ... 는 방법으로 사용한다. 다음 그림은 RC직렬 회로의 성질이다.< 그림 5.3 >(1) R양단 전압 : VR=RI, VR 은 전류 I와 동상(2)C 양단 전압 :, VC는 I 보다 π/2 ... 반대가 된다. 필터에 의해서 통과되는 것으로 간주되는 주파수범위를 대역폭(Bandwidth) 이라고 부른다.3.실험장치 및 준비물1)함수발생기2)오실로스코프3)디지털 회로 실험기4

리포트 | 8페이지 | 2,000원 | 등록일 2010.05.24

다운로드 장바구니
Integrated-Circuit Timers

를 중단시킬 수 있다. 74122의 논리 기호를 그림 5-1에 제시하였다.그림 5-1. 74122 재-트리거되는 단안정기(monostable)2. 74121(CMOS 단안정)트리거 ... 다. 따라서 공급전압의 제한성을 따르지 않으며, 공급전압을 18V까지 인가시켜 사용할 수 있다. 단안정과 비안정 멀티바이브레이터에 대한 선형 IC회로가 시판되고 있다. 74121 ... 이 있다. 또한 IC 내부에는 3개의 5저항에 의해 두 전압레벨 1/3 Vcc와 2/3 Vcc가 세트되어 있다.그림 5-2(a). 555 단안정 그림 5-2(b). 555 비안정

리포트 | 7페이지 | 1,000원 | 등록일 2009.04.30

다운로드 장바구니
사이코패스의 이해와 분석

을 최고점으로 이에 가까울수록 사이코패스 성향이 높다고 판단내리는 방법이다.PCL-R은 20문항에 걸쳐 각 항목별로 3점 척도 (0,1,2)로 응답 총 40만점으로 구성되어 있다. 2 ... 를 계획할 수 있는 지능과 논리력이 있어 사회에서도 성공하는 사람들이 많다. 기업과 조직 안에서 사이코패스 행동에 대해 연구해 온 산업심리학자 폴 바비악과 로버트 헤어 교수에 따르 ... 들은 ‘양복 입은 독사’에 비유한다. 사이코패스들이 이러한 회사에 매력을 느끼는 이유는 통제가 약한 곳에서 자신의 정체를 쉽게 숨길 수 있으며 단시간 내에 돈과 명예, 권력을 손에 넣

리포트 | 10페이지 | 1,000원 | 등록일 2013.10.11 | 수정일 2014.09.22

다운로드 장바구니

이전10개 60 61 62 63 646566 67 68 69 다음10개

파워링크

신청하기