논리회로실험 - 플립플롭 및 래치

소개글

플립플롭 및 래치에 대한 이론 소개

목차

◈제목
◈목적
◈이론
※ 플립플롭의 동작과 종류
1. 기본적 플립플롭
2. 동기식 R-S 플립플롭
3. D 플립플롭
4. J-K 플립플롭
5. T 플립플롭
6. 플립플롭의 트리거링
7. 주종형 플립플롭
8. 에지 트리거링 플립플롭
◈방법
◈Reference

본문내용

◈제목
- 플립플롭 및 래치 ( Flip-Flop , Latch)

◈목적
순차식 논리회로의 기본 소자인 플립플롭과 래치의 여러 종류( D타입, T타입, RS타입, JK타입)에 대한 기능의 차이를 알아보고 동작조건을 확인한다.

◈이론
※ 플립플롭의 동작과 종류
순서논리 회로(Sequential logic circuit)는 현재의 입력 신호뿐만 아니라 일정 시간이 지난 후에 출력 신호의 일부가 입력으로 궤환(Feedback)되어 출력 신호에 영향을 주는 회로이다.
실제로 디지털 시스템은 조합 논리 회로만으로 되어있지 않고, 조합 논리 회로에 기억 장치 요소를 첨가한 순서 논리 회로가 많이 이용되고 있다. 순서 논리 회로에는 플립플롭, 카운터, 레지스터 등이 있다. 순서 논리 회로의 블록도는 다음 그림 6-1과 같다.
플립플롭(F/F: Flip-Flop)은 2진 부호 0 또는 1을 기억하는 최서 기억 소자이다. 플립플롭은 입력 신호를 변경하지 않는다면 일단 기억된 정보는 계속 유지된다. 입력 신호 외에 출력에 영향을 주는 클록(Clock) 펄스의 유무에 따라 비동기식 플립플롭(Asynchronous F/F)과 동기식 플립플롭(Synchronous F/F)으로 구분할 수 있다.

1. 기본적 플립플롭
R(Reset)과 S(Set)의 두 입력과 Q와 Q`의 출력을 갖는 R-S 플립플롭은 다음 그림 6-2와 같이 표현할 수 있다. R-S 플립플롭은 두 개의 NOR 게이트, 두 개의 NAND 게이트 형태로 각각 표현할 수 있다. 이 회로는 클록 펄스를 이용하지 않고 입력 신호에 따라 출력 신호가 변화하기 때문에 비동기식 플립플롭이라 한다.
R-S 플립플롭은 각 게이트의 출력이 서로 상대방의 입력에 접속되어 있다. 따라서 한 게이트의 출력은 다른 게이트 입력으로 피드백(Feedback) 됨을 알 수 있다.
그림 6-2 (a)에 있는 플립플롭 회로의 동작원리를 알아보면 NOR 게이트는 입력신호 중에서 어느 하나가 1이면 출력신호는 0이 된다.

참고 자료

- 최신 디지털 논리회로 설계 / 안계선 저 / 21세기사