"2단논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 쉬프트 레지스터 카운터 카운터 회로 전전설2 7 세그먼트 plc 단안정 파형 VOR

판매자 표지는 다운로드시 포함되지 않습니다.

"2단논리회로" 검색결과 1,261-1,280 / 2,056건

제조업(제조기업)의 소유구조결정요인, 제조업(제조기업)의 임금, 제조업(제조기업) 지역경기, 제조업(제조기업) 고령화, 제조업(제조기업) 고용구조, 산업생산지수, 향후 정책 방향

생산지수, 향후 제조업(제조기업)의 정책 방향 분석Ⅰ. 서론Ⅱ. 제조업(제조기업)의 소유구조결정요인1. 소유구조 현황2. 회귀분석결과Ⅲ. 제조업(제조기업)의 임금1. 우리나라 제조 ... 업 시간당임금(원화기준)은 월임금의 꾸준히 상승과 근로시간 단축으로 지난 4년여간 가파른 증가세 시현2. 한편 달러기준 시간당임금은 원화환율 하락으로 원화기준 시간당 임금보다 더 ... 목적2) 연혁3) 지수의 종류 및 포괄 범위4) 작성 방법5) 지수개편2. 지수개편1) 개편의 필요성2) 기준연도3) 개편대상 및 분류체계4) 대표품목 선정5) 표본사업체 선정6

리포트 | 16페이지 | 6,500원 | 등록일 2013.09.03

다운로드 장바구니
카운터결과보고서

하게 된다.1.2.4 리플 캐리 카운터앞단 플립플롭의 입력과 출력을 AND 게이트로 모아서 다음 단 플립플롭의와입력으로 넣어주도록 구성된 회로가 리플 캐리(ripple carry)카운터이 ... .보통 입력 펄스를 클럭 펄스로 주는데, 클럭 수를 세어서 수치를 처리하기 위한 논리 회로 (디지털 회로)이다. 계수기가 계수한 이진수나 이진화 십진수가 디코더를 통해서 7 세그먼트 ... 다. 단점은 비동기식 카운터에 비해 회로가 복잡해진다는 것이다.1.2 카운터의 종류1.2.1 비동기식 카운터-업 카운터와 카운터-다운 카운터비동기식 카운트-업, 카운트-다운, 카운터

리포트 | 12페이지 | 1,500원 | 등록일 2009.05.25

다운로드 장바구니
[논리회로실험] RAM (예비)

) 저항 : 680Ω(2개), 5.6㏀(2개)3. 실험관련 이론1) RAM 회로의 설계그림 1에 4x3비트 용량을 갖는 RAM의 내부회로를 나타내었다. RAM의 내부회로는 그림 1 ... 0～S3은 모두 0이 되고 따라서 모든 셀들이 동작을 하지 않는다.그림 1. 4x3 RAM 회로도이제 1비트 정보를 저장하는 메모리 셀(cell)의 내부회로를 살펴보자. 그림 2 ... (a)에 셀 내부회로를 나타내었으며, 그림 2 (b)에는 여기표를 나타내었다. 그림에서 Si는 선택신호로 이 신호값이 1일 때 메모리 셀이 동작한다.신호는 1일 때 읽기 동작

리포트 | 9페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
VHDL MUX and DEMUX(vhdl prelab 입니다)

. Purpose of the Experiment- 조합논리회로를 이용한 MUX를 이해하고 설계를 한다.- 조합논리회로를 이요한 DEMUX를 이해하고 설계를 한다.2. Theory(Pre ... )는 입력되는 신호들 가운데 선택된 하나의 입력 신호를 출력으로 공급하는 논리회로이다. 그림 MUX의 블록도이다. 여기서 MUX의 입력으로서 2N개의 데이터 입력 가운데 하나만을 선택하기 ... )그림는 2 입력 MUX의 논리회로와 논리식을 표현하고 있다. 이와 같은 회로의 논리식을 이용한 VHDL 표현을 자료흐름 표현이라 한다. 그림의 동작은 신호 Sel=’0’이

리포트 | 16페이지 | 2,000원 | 등록일 2008.09.28

다운로드 장바구니
[일반물리학실험]-장비 측정 실험

.2. 비저항과 저항전기장이 가해지면, 도체 내 전하는 힘을 받아 움직이고, 이 때, 전기장과 전류밀도벡터는 비례한다. 이 비례상수를 비저항이라고 한다.,단면적 A, 길이 L인 ... 다. 따라서 직렬로 연결된 회로의 양끝에서 보는 합성 저항은 다음 공식과 같이 직렬로 연결된 저항을 모두 합한 것과 같다.2) 병렬 연결저항의 병렬 연결은 그림 3과 같이 모든 저항 ... 사용하는 파형이다. 디지털신호 1과 0을 나타내는 데는 규약이 있다. 예를 들어 TTL규약에서는 2~5V(볼트)가 논리값 1을, 0~0.8V가 0을 나타낸다. 디지털파형의 경우 진폭

리포트 | 8페이지 | 1,000원 | 등록일 2011.09.04

다운로드 장바구니
실험 4. 멀티플렉서와 디멀티플렉서

다.이 회로는 앞의 실험2.(1)에서 한 74HC11과 74HC04를 이용하여 구성한 1x4 DEMUX 와 같이 출력단을 선택하는 DEMUX의 기능을 가지고 있지만 Enable ... 과 출력단에 Bubble이 붙어 있어, 앞서 실험한 회로와는 정반대의 결과값을 갖게 된다. 즉 실험2.(1)에서 실험한 DEMUX가 Enable_High와 Output_High를 갖 ... MUX를 구성하였다. 실험1의 두 개의 회로는 같은 기능을 하는 데 2개의 Select 단자를 이용해서 4개의 입력단 중 원하는 1개의 입력단을 선택하여 들어온 입력값을 그대로

리포트 | 10페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니
공진주파수측정

으로 y축을 취한다. 이 경우 고정단에서 임의의 거리 x점의 변위 y는 x이외 시간 t의 함수로 되므로로 표시한다. 진동방향에 직각인 중립축 z에 관한 단면 A의 2차모멘트 또는 관성 ... 서, 적분상수및는 경계조건에 의해서 결정된다.외팔보의 경계조건은 일단 고정, 타단자유의 2개이다. 즉, 고정단 x=0에서는 보의 변위와 기울기가 0이므로 이 조건을 식으로 표시 ... 에서 높은 범위까지 가변될 수 있어서 회로시스템의 주파수 특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털

리포트 | 12페이지 | 1,500원 | 등록일 2010.12.27

다운로드 장바구니
컴퓨터활용능력 1급 필기 1교시(컴퓨터일반)

(Adder) 2진수의 덧셈을 수행하는 회로? 보수기(Complementor) 뺄셈의 수행을 위해? 누산기(Accumulator)? RISC VS CISC? 범용 마이크로프로세서를 구성 ... 베지현대 컴퓨터의 개념 제시MARK-1에이컨최초의 기계식 자동 계산기ENIAC애커트최초의전자계산기EDSAC웰키스최초의 프로그램 내장 방식EDVAC폰노이만프로그램내장, 2진법 채택 ... 에 대한 응답방법 등을 기술하는 언어의 표준을 책정하는 iso의전문가 위원회의 명칭 및 그 규격? 가상회선 패킷 교환 방식 :논리적으로 경로 설정? 데이터그램패킷 교환 방식 : 송신

시험자료 | 6페이지 | 1,500원 | 등록일 2013.07.02 | 수정일 2013.11.14

다운로드 장바구니
시프트 레지스터 및 링 카운터 실험10.hwp

빠지게 된다. 이러한 과정은 그 단(stage)수의 두배를 카운트한 다음에 다시 반복하기 때문에, 2N배의 카운트능력(여기서 N은 레지스터를 이루는 플립플롭의 단(stage)의 수 ... 논리도를 나타낸 것이다.그림 10-2. SR-Latch를 이용한 시프트레지스터 논리도(7496).a. 기본실험(그림 10-3)그림 10-3에 출력 L0, L1, L2, L3, L4 ... 다. 따라서 실험 3(b)의 CRO 패턴이 얻어질 수 없다. 단일펄스 발생기를 사용하여 링이 열려진 단을 어떻게 찾을 수 있는지를 설명하시오.7. 실험 2에서 5단 링카운터의 Q출력중에 한

리포트 | 14페이지 | 1,000원 | 등록일 2009.04.30

다운로드 장바구니
(디지털시스템설계)VHDL RS_Latch

디지털시스템설계- RS Latch -담 당 교 수 님교수님소 속조( 조)제 출 일 자2010.11.00학 번 성 명1. 게이트를 이용하여 회로도를 구하시오.2. RS Latch ... 에 대한 VHDL 코드를 구하시오 단. 새 project를 생성하고, 작성된 코드의 synthesis 후 결과 log 파일 화면을 캡쳐 하여 보고서에 삽입하시오.3. RS ... Latch 에 대한 test bench를 VHDL로 작성한 후 functional simulation을 하여 그 결과를 보시오.(화면 캡쳐)4. RS Latch 의 논리도를 구하시오. 이

리포트 | 7페이지 | 1,000원 | 등록일 2010.12.01

다운로드 장바구니
전자회로실험) mosfet digital logic gate 예비레포트

◎ 실험목적디지털 로직 게이트를 기초로 하여 MOSFET의 동작을 이해한다.◎ 실험이론디지털 논리회로는 BJT 와 MOSFET 의 두 가지 종류의 트랜지스터를 사용하여 구현할 수 ... 있다. 그 중에서도 이번 장에서는 MOSFET을 이용하여 논리회로를 구현하는 것을 다뤄보고 Passive Load와 Active Load를 이용한 n-MOSFET 회로와 n-c ... .그림 1과 2는 MOSFET NAND 게이트와 NOR 게이트이다. 이 게이트들이 저항이나 다이오드의 사용없이 구현된 것을 기억하라. 각각의 회로에서 M1 트랜지스터의 Gate

리포트 | 9페이지 | 1,000원 | 등록일 2008.11.26

다운로드 장바구니
노인학습자를 주된 고객으로 하는 평생학습프로그램의 홍보전략을 기술해주세요.

노인학습자를 주된 고객으로 하는 평생학습프로그램의 홍보전략을 기술해주세요.(A4 2-3장으로 기술하여 주시기 바랍니다.)구분점수기준내용이해도?홍보전략에 대해서 이해하고 있 ... 는가?(20점)응용력?노인이라는 대상적 특수성을 고려하여 홍보전략을 논리적으로 전개하고 있는가?(30점)창의성?창의적인 내용을 담고 있는가?(30점)성실성?과제 내용이 전반적으로 성실 ... 회로 변모 때문이다. 이러한 시대적 상황에서 인간의 평균수명이 연장됨에 따라 노년기의 생활이 장기화되고, 사회적 역할상실로 인한 소외감과 무료함에 노인들은 직면하고 있다. 특히

리포트 | 4페이지 | 3,000원 | 등록일 2013.07.12

다운로드 장바구니
오실로스코프

특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털회로 분석에도 용이하다.함수발생기는 금성사에서 제작 ... ) : TTL/CMOS 논리회로의 입력파형으로 고정논리레벨을 갖는 파형을 인가할 때 사용하는 조절 스위치. 푸시/풀에 따라 TTL/CMOS 모드 선택된다.TTL/CMOS : 지정 ... 1. 실험목적Ⅰ. 오실로스코프를 구성하는 네 가지 주요 제어부에 대해 설명한다.Ⅱ. 오실로스코프로 직류전압과 교류전압을 측정한다.2. 실험재료와 부품없음3. 이론요약오실로스코프

리포트 | 7페이지 | 1,500원 | 등록일 2009.12.16

다운로드 장바구니
(전자공학) 슈미트 트리거

다. 입력 파형은 서서히 변하는 사인 곡선과 같은 파형이고, 출력은 높고 낮은 두 개의 논리 상태를 형성하는 구형파이다.그림 1-8은 슈미트 트리거 회로의 기본 파형을 보여 주는 것이 ... 가 된다. 입력 전압이 높아지면 TR1이 통전 상태가 되면서 컬렉터 전압이 낮아져서 TR2는 차단 상태가 된다.그림 1-9 슈미트 트리거 회로슈미트 트리거 회로는 그림 1-10 ... 과 같은 히스테리스 현상이 나타내며, 집적 회로는 SN 7414가 있다. 슈미트 트리거 회로의 출력은 입력과 반대이고, 단안정 멀티바이브레이터와 같이 동작하도록 변경시킬 수도 있

리포트 | 7페이지 | 1,500원 | 등록일 2008.12.15

다운로드 장바구니
시퀀스 정리자료입니다

회로(2) OR회로(논리화 회로)입력단자 A, B중 어느 하나라도 ON되면 출력이 ON되고 A, B 모든 단자가 OFF되어야 출력이 OFF되는 회로논리식XXABBRAX ... (SET+X)(SET+X)XSETXX출력X(a) 무접점 논리회로 (b) 유접점 논리회로HLHLHL시간SETRESETX(c) Time ChartRESET 우선 자기유지회로2) 기동우선 ... 이 양호하다.⑤ 독립한 다수의 출력회로를 동시에 얻을 수 있다.⑥ 입력과 출력을 분리할 수 있다.⑦ 동작상태의 확인이 용이하다.⑧ 가격이 비교적 싸다.2) 전자 릴레이의 단점① 동작

시험자료 | 10페이지 | 3,000원 | 등록일 2007.11.02

다운로드 장바구니
예비레포트10(Logic TimerCounter)

클리어 되면 Q2=Q4=1이고 Q1이 1→0일 때 반전된다.위 그림은 BCD 리플 카운터의 논리회로로서 플립플롭은 클럭펄스가 1→0으로 변할 때 동작한다. Q1의 출력은 Q2와 Q8 ... 예비레포트전자물리실험-Logic: Timer/Counter1. 실험제목 : Decade Counter, BCD Counter, Decade Divider2. 실험목적: 카운터 ... 의 레지스터이지만 명칭을 달리하여 레지스터와 구분하는 것이 보통이다.⑵ 카운터는 시프트 레지스터와 마차나지로 일련의 플립플롭을 연결한 회로이다. 카운터회로에서는 주어진 플립플롭

리포트 | 7페이지 | 1,500원 | 등록일 2009.11.27

다운로드 장바구니
조명제어

을 이용하여조광기를 제어한다. 이러한 제어를 위한 논리회로는 제어패널에 내장하고다양한 프리셋 및 수둥제어를 행하게 된다.2. 조명제어장치1) 수동스위치조명용회로를 구성함에 있 ... 고 있다.스위치회로의 설계에는 다음과 같은 사항들을 고려하여야 한다.가) 개별적인 사무실이나 공간은 각각의 스위치가 있어야하고 주광이 도입되는 공간은 적어도 2단 스위치를 사용 ... 된 조명기구의 결선은 별도 회로로 하여 독립적으로 제어 하는 것이 좋다.2) 시간제어 및 감지장치(1) 시간제어장치시간제어회로는 예정된 순서에 따라서 필요없는 장소의 조명을 소등

리포트 | 8페이지 | 1,000원 | 등록일 2010.09.05

다운로드 장바구니
논리게이트 예비보고서 입니다

REPORT실험1장. 예비 보고서논리 게이트1. 실험 제목- 논리 게이트 (Logic Gate)2. 예비보고서(1) 인터넷에서 74LS00 계열의 AND, OR, NOT ... 가 붙여진다.1) AND : 74082) OR : 74323) NOT : 74044) NAND : 74005) NOR : 74026) XOR : 7486(2) 입력 단자 수가 2개인 ... NAND 게이트(즉, 2 입력 NAND 게이트)만 가지고 있다고 할 때, 이들을 조합하여 2입력 AND, 2입력 OR, 그리고 NOT 게이트의 기능을 갖도록 하려면 NAND

리포트 | 7페이지 | 1,000원 | 등록일 2009.05.15

다운로드 장바구니
실험7. 삼각파 발생 회로(예비)

1. 실험목표연산증폭기를 이용한 비교기, 적분기의 동작을 기초로 한 구형파 및 삼각파 발생회로의 동작을 이해한다.2. 실험 장비 및 부품1) 직류가변전원 : ±15V2 ... 를 발생시킨다.IC1은 슈미트 트리거 회로로 동작하며 IC2는 적분기로 동작한다. 처음에 전원이 켜지는 순간, 슈미트 트리거 회로의 출력(A 지점)은아니면값을 가지게 된다. 이 회로 ... 을 가진다.) 이때 C 지점의 전압이 감소하는 비율은 R2와 R3의 비율에 dependent 하다. C 지점의 전압이 감소하다가 0V에서 살짝 떨어지는 순간, 슈미트 트리거 회로의 출력

리포트 | 7페이지 | 1,500원 | 등록일 2008.08.07

다운로드 장바구니
논리회로 기초이론

* 논리회로 기초* 10진수의 소수를 r진수로 변화하려면 소수값에 기수를 곱하여 나온 정수가 r진수로 변환한 값이 된다.* 부호-보수방식(숫자부분으로만 구성)1의보수 : 역수 ... , 0100, 1011, 1010, 1001, 1000, 1111)* 그레이코드1. 한 번에 한 자리만 변한다.2. 오른쪽 우선으로 변한다.(단, 같은 수가 있을 경우는 변하지 않 ... 는 0이된다.* 카르노맵을 이용하여 F'에 대한 곱의 합을 구한 후에를 다시 보수를 취하여 F의 합의 곱을 구할 수 있다.1. 함수를 간략히하고 곱의 합 형태로 나타낸다.2. 1단

시험자료 | 7페이지 | 1,500원 | 등록일 2008.10.17

다운로드 장바구니

이전10개 59 60 61 62 636465 66 67 68 다음10개

파워링크

신청하기